处理器TI DSP VC33虚拟核的设计与实现
| 摘要 | 第1-5页 |
| Abstract | 第5-9页 |
| 第1章 绪论 | 第9-14页 |
| ·课题来源 | 第9页 |
| ·课题背景及研究意义 | 第9-10页 |
| ·DSP 发展历程 | 第10页 |
| ·与课题相关的国内外研究进展 | 第10-11页 |
| ·本论文的主要研究内容和章节安排 | 第11-14页 |
| ·论文的主要研究内容 | 第11-12页 |
| ·章节安排 | 第12-14页 |
| 第2章 COFF 文件解析难点分析 | 第14-22页 |
| ·COFF 文件解析 | 第14-21页 |
| ·本章小结 | 第21-22页 |
| 第3章 VC33 虚拟核的分析与设计 | 第22-29页 |
| ·系统总体结构 | 第22-23页 |
| ·系统功能模块 | 第23-24页 |
| ·功能模块接口设计 | 第24-28页 |
| ·目标文件解析加载模块 | 第24页 |
| ·CPU 处理器流水线模块 | 第24-25页 |
| ·中断模块 | 第25-26页 |
| ·定时器模块 | 第26页 |
| ·DMA 模块 | 第26-27页 |
| ·覆盖率统计模块 | 第27-28页 |
| ·本章小结 | 第28-29页 |
| 第4章 VC33 虚拟核的实现 | 第29-62页 |
| ·内核模块的实现 | 第29-46页 |
| ·定点浮点指令的模拟 | 第29-35页 |
| ·寄存器模块的实现 | 第35-38页 |
| ·流水线操作模块的实现 | 第38-44页 |
| ·中断模块的实现 | 第44-46页 |
| ·目标文件解析加载模块的实现 | 第46-50页 |
| ·内存模块的实现 | 第50-51页 |
| ·定时器模块的实现 | 第51-54页 |
| ·定时器引脚 | 第52页 |
| ·定时器寄存器 | 第52-54页 |
| ·DMA 模块的实现 | 第54-57页 |
| ·覆盖率统计模块的实现 | 第57-61页 |
| ·覆盖率文件生成子模块 | 第57-59页 |
| ·覆盖率文件合并子模块 | 第59-61页 |
| ·本章小结 | 第61-62页 |
| 第5章 系统的正确性与性能测试 | 第62-73页 |
| ·系统正确性测试 | 第62-68页 |
| ·测试准备与环境 | 第62页 |
| ·测试过程 | 第62-68页 |
| ·测试结论 | 第68页 |
| ·系统性能测试 | 第68-71页 |
| ·测试环境 | 第68页 |
| ·测试方法 | 第68-69页 |
| ·测试结果 | 第69-71页 |
| ·本章小结 | 第71-73页 |
| 结论 | 第73-75页 |
| 参考文献 | 第75-79页 |
| 致谢 | 第79-80页 |
| 个人简历 | 第80页 |
