| 摘要 | 第1-6页 |
| Abstract | 第6-11页 |
| 第1章 绪论 | 第11-19页 |
| ·数字通信与纠错编码技术简介 | 第11-12页 |
| ·Turbo码译码器硬件实现状况 | 第12-13页 |
| ·硬件实现相关技术 | 第13-16页 |
| ·FPGA介绍 | 第13-14页 |
| ·片上系统SOC | 第14-15页 |
| ·时序分析 | 第15-16页 |
| ·本文主要内容 | 第16-19页 |
| 第2章 Turbo码原理 | 第19-25页 |
| ·Turbo码串行译码结构 | 第19-20页 |
| ·Turbo码译码算法 | 第20-25页 |
| 第3章 FPGA设计方法 | 第25-33页 |
| ·FPGA设计流程 | 第25-27页 |
| ·FPGA综合 | 第27页 |
| ·时序分析与时序约束 | 第27-33页 |
| 第4章 线性预测控制算法原理及FPGA实现 | 第33-37页 |
| ·线性预测译码结构 | 第33-34页 |
| ·线性预测译码算法 | 第34-35页 |
| ·线性预测算法的FPGA实现 | 第35-37页 |
| 第5章 Turbo码译码器FPGA设计实现 | 第37-73页 |
| ·译码过程存储量分析 | 第37-38页 |
| ·译码器实现方法的选择 | 第38页 |
| ·译码器硬件系统结构 | 第38-43页 |
| ·Max-log-Map译码算法模块 | 第43-48页 |
| ·SRAM控制器FPGA实现 | 第48-59页 |
| ·实现方法 | 第48-53页 |
| ·毛刺信号(Glitch)的消除 | 第53-59页 |
| ·I/S Address Switcher模块FPGA实现 | 第59-62页 |
| ·ControlLogic模块FPGA实现 | 第62-70页 |
| ·各模块的整合 | 第70-73页 |
| ·实现结果 | 第70-72页 |
| ·I/O口的时序约束 | 第72页 |
| ·不同时钟域数据传输 | 第72-73页 |
| 第6章 结论与展望 | 第73-75页 |
| 参考文献 | 第75-79页 |
| 致谢 | 第79-80页 |
| 在学期间发表的学术论文 | 第80页 |