| 摘要 | 第1-5页 |
| ABSTRACT | 第5-8页 |
| 第1章 绪论 | 第8-11页 |
| ·引言 | 第8页 |
| ·方案提出及意义 | 第8-9页 |
| ·研究现状 | 第9-10页 |
| ·本文的主要结构及创新思想 | 第10-11页 |
| 第2章 AES算法的详细描述 | 第11-21页 |
| ·AES算法产生的背景 | 第11-12页 |
| ·加解密的输入与输出 | 第12-13页 |
| ·Rijndael的基本结构 | 第13-17页 |
| ·字节替换(SubBytes) | 第14-15页 |
| ·行移变换(ShiftRows) | 第15-16页 |
| ·列混淆(Mi xColumns) | 第16-17页 |
| ·密钥加(AddRoundKey) | 第17页 |
| ·密钥编排方案 | 第17-19页 |
| ·密钥选取 | 第17-18页 |
| ·密钥扩展 | 第18-19页 |
| ·AES算法的几种工作模式 | 第19-21页 |
| 第3章 AES算法实现的开发环境 | 第21-30页 |
| ·Verilog HDL语言介绍 | 第21页 |
| ·FPGA器件简介 | 第21-26页 |
| ·可编程逻辑器件发展简史 | 第21-22页 |
| ·FPGA芯片的基本结构 | 第22-23页 |
| ·FPGA与CPLD之间的区别 | 第23-24页 |
| ·FPGA的设计流程 | 第24-26页 |
| ·QuartusⅡ软件开发流程 | 第26-28页 |
| ·QuartusⅡ软件综述 | 第26页 |
| ·QuartusⅡ软件的工具的使用方法 | 第26-28页 |
| ·Modelsim软件的介绍 | 第28-30页 |
| ·仿真的介绍 | 第28页 |
| ·Modelsim软件的介绍 | 第28-30页 |
| 第4章 AES算法在FPGA上的设计 | 第30-39页 |
| ·方案的设计方法及采用的工作模式 | 第30-31页 |
| ·方案的设计方法 | 第30-31页 |
| ·AES算法的工作模式选取 | 第31页 |
| ·FPGA上AES算法实现内部框图 | 第31-32页 |
| ·AES加密FPGA内部框图 | 第31-32页 |
| ·AES解密FPGA内部框图 | 第32页 |
| ·AES算法基本轮变换模块设计及其原理图 | 第32-37页 |
| ·SubBytes与InvSubBytes设计 | 第32-34页 |
| ·ShiftRows与InvShiftRows设计 | 第34页 |
| ·MixColumns与InvMixColumns设计 | 第34-35页 |
| ·AddRoundKey与InvkddRoundKey设计 | 第35页 |
| ·密钥扩展模块设计 | 第35-37页 |
| ·AES算法加解密系统顶层模块 | 第37-39页 |
| 第5章 系统的仿真及主要性能参数 | 第39-46页 |
| ·FPGA器件的选择 | 第39-40页 |
| ·各个模块的RTL级原理图 | 第40-41页 |
| ·仿真测试 | 第41-44页 |
| ·性能参数分析 | 第44-46页 |
| 第6章 结论与展望 | 第46-47页 |
| 参考文献 | 第47-49页 |
| 致谢 | 第49页 |
