| 摘要 | 第1-6页 |
| ABSTRACT | 第6-10页 |
| 第一章 绪论 | 第10-18页 |
| ·课题研究背景和意义 | 第10-14页 |
| ·NAND 闪存纠错技术的研究现状 | 第14-16页 |
| ·论文主要工作及结构安排 | 第16-18页 |
| 第二章 NAND 闪存及 LDPC 码简介 | 第18-26页 |
| ·NAND 闪存简介 | 第18-21页 |
| ·NAND 闪存结构及错误特征 | 第18-20页 |
| ·NAND 闪存的物理特性 | 第20-21页 |
| ·LDPC 码简介 | 第21-25页 |
| ·LDPC 码基本原理 | 第21-23页 |
| ·LDPC 码研究概况 | 第23-25页 |
| ·本章小结 | 第25-26页 |
| 第三章 用于 NAND 闪存的 LDPC 码构造 | 第26-45页 |
| ·QC-LDPC 码简介 | 第26-27页 |
| ·无四环的 SFT-QC-LDPC 码构造法 | 第27-30页 |
| ·QC-LDPC 码的短环检测 | 第27-28页 |
| ·无四环的 SFT-QC-LDPC 码构造法 | 第28-30页 |
| ·一种可快速编码的高性能 QC-LDPC 码构造法 | 第30-40页 |
| ·H p的构造方法 | 第30-33页 |
| ·H 1的构造方法——一种优化计算量的六环消去算法 | 第33-36页 |
| ·仿真结果及分析 | 第36-40页 |
| ·用于 NAND 闪存的高性能 QC-LDPC 码构造 | 第40-43页 |
| ·用于 NAND 闪存的 QC-LDPC 码的参数设计 | 第40-41页 |
| ·用于 NAND 闪存的 QC-LDPC 码的性能仿真 | 第41-43页 |
| ·本章小结 | 第43-45页 |
| 第四章 用于 NAND 闪存的 LDPC 码译码 | 第45-61页 |
| ·置信传播译码算法 | 第45-48页 |
| ·BP 算法 | 第45-47页 |
| ·对数域 BP 算法 | 第47-48页 |
| ·最小和算法 | 第48-50页 |
| ·最小和算法及其修正算法 | 第48-49页 |
| ·译码复杂度以及性能比较 | 第49-50页 |
| ·分层算法 | 第50-57页 |
| ·LBP 算法 | 第50-52页 |
| ·SBP 算法 | 第52-53页 |
| ·改进的 SBP 算法 | 第53-55页 |
| ·改进的 SBP 算法性能分析 | 第55-57页 |
| ·用于 NAND 闪存的 LDPC 码译码算法 | 第57-60页 |
| ·用于 NAND 闪存的 LDPC 码译码算法 | 第57-58页 |
| ·性能分析与比较 | 第58-60页 |
| ·本章小结 | 第60-61页 |
| 结论 | 第61-63页 |
| 参考文献 | 第63-68页 |
| 攻读硕士学位期间取得的研究成果 | 第68-69页 |
| 致谢 | 第69-70页 |
| 附件 | 第70页 |
