数字化变电站合并单元硬件设计与实现
| 摘要 | 第1-7页 |
| Abstract | 第7-11页 |
| 第1章 绪论 | 第11-16页 |
| ·数字化变电站 | 第11-13页 |
| ·数字化变电站概述 | 第11页 |
| ·数字化变电站系统结构 | 第11-12页 |
| ·数字化变电站与传统变电站的比较 | 第12-13页 |
| ·合并单元的研究意义 | 第13-14页 |
| ·国内外合并单元研究现状 | 第14页 |
| ·论文研究的主要内容 | 第14-16页 |
| 第2章 合并单元研究 | 第16-32页 |
| ·合并单元介绍 | 第16-21页 |
| ·合并单元特点 | 第16-17页 |
| ·合并单元的定义及功能要求 | 第17-20页 |
| ·电子互感器介绍 | 第20-21页 |
| ·合并单元方案分析 | 第21-24页 |
| ·现有方案分析 | 第21-23页 |
| ·合并单元同步分析 | 第23-24页 |
| ·合并单元总体设计 | 第24-29页 |
| ·设计方案比较 | 第24-25页 |
| ·合并单元总体设计框图 | 第25-27页 |
| ·合并单元插件划分及其功能 | 第27-28页 |
| ·软件功能 | 第28-29页 |
| ·合并单元配置分析 | 第29-31页 |
| ·小结 | 第31-32页 |
| 第3章 元器件选型及硬件设计 | 第32-57页 |
| ·DSP芯片选型及介绍 | 第32-34页 |
| ·BF536概述 | 第32-33页 |
| ·外部总线接口单元 | 第33-34页 |
| ·FPGA芯片选型及介绍 | 第34-35页 |
| ·其他主要芯片选型及介绍 | 第35-36页 |
| ·AD7606芯片介绍 | 第35页 |
| ·光纤收发器简介 | 第35-36页 |
| ·以太网交换芯片简介 | 第36页 |
| ·数据接收插件 | 第36-42页 |
| ·模拟信号插件 | 第37-40页 |
| ·数字信号插件 | 第40-41页 |
| ·插件电源设计 | 第41-42页 |
| ·数据处理插件 | 第42-53页 |
| ·ADSP最小系统设计 | 第42-47页 |
| ·FPGA最小系统设计 | 第47-49页 |
| ·外部存储器扩展 | 第49-52页 |
| ·同步信号接收模块设计 | 第52-53页 |
| ·数据发送插件 | 第53-55页 |
| ·88E6060特性分析 | 第53-54页 |
| ·电路设计 | 第54-55页 |
| ·电源设计 | 第55页 |
| ·本章小结 | 第55-57页 |
| 第4章 信号完整性分析和PCB设计 | 第57-71页 |
| ·信号完整性简介 | 第57-59页 |
| ·信号完整性概述 | 第57-58页 |
| ·改善信号完整性的方法 | 第58-59页 |
| ·仿真模型和工具简介 | 第59-61页 |
| ·仿真模型介绍 | 第59-60页 |
| ·仿真软件介绍 | 第60-61页 |
| ·信号完整性仿真与PCB设计 | 第61-70页 |
| ·原理图仿真 | 第61-65页 |
| ·叠层分析 | 第65-66页 |
| ·元器件布局 | 第66-68页 |
| ·电路板布线分析 | 第68-69页 |
| ·布线后仿真 | 第69-70页 |
| ·本章小结 | 第70-71页 |
| 第5章 合并单元的开发环境与调试 | 第71-77页 |
| ·基本测试 | 第71-72页 |
| ·合并单元开发环境 | 第72-74页 |
| ·DSP开发环境 | 第73页 |
| ·FPGA开发环境 | 第73-74页 |
| ·系统调试 | 第74-76页 |
| ·数据处理插件调试 | 第75页 |
| ·数据接收插件调试 | 第75-76页 |
| ·数据发送插件调试 | 第76页 |
| ·本章小结 | 第76-77页 |
| 结论与展望 | 第77-79页 |
| 致谢 | 第79-80页 |
| 参考文献 | 第80-83页 |
| 附录 | 第83-88页 |
| 攻读硕士期间发表的论文及科研情况 | 第88页 |
