| 摘要 | 第1-12页 |
| ABSTRACT | 第12-14页 |
| 符号说明及名词解释 | 第14-16页 |
| 第一章 绪论 | 第16-23页 |
| ·研究背景 | 第16页 |
| ·密码学基本知识概述 | 第16-19页 |
| ·基本概念 | 第16-17页 |
| ·对称加密和非对称加密 | 第17-19页 |
| ·密码算法 | 第19-20页 |
| ·研究内容和主要贡献 | 第20-23页 |
| 第二章 密码卡体系结构及芯片选型 | 第23-29页 |
| ·体系结构 | 第23-24页 |
| ·工作过程 | 第24-26页 |
| ·启动流程 | 第26-27页 |
| ·芯片选型 | 第27-28页 |
| ·小结 | 第28-29页 |
| 第三章 DSP与各芯片接口设计 | 第29-37页 |
| ·DSP硬件设计总体结构 | 第29页 |
| ·DSP与FPGA接口设计 | 第29-30页 |
| ·DSP存储空间结构划分及映射 | 第30-31页 |
| ·DSP与Flash接口设计 | 第31-33页 |
| ·DSP与EEPROM接口设计 | 第33-35页 |
| ·DSP与物理噪声源接口设计 | 第35-36页 |
| ·DSP电源设计 | 第36页 |
| ·小结 | 第36-37页 |
| 第四章 FPGA PCI-E IP硬核接口及外围电路设计 | 第37-45页 |
| ·PCI-E总线技术优势 | 第37页 |
| ·Altera PCI-E IP硬核体系结构 | 第37-39页 |
| ·PCI-E IP硬核参数配置 | 第39-40页 |
| ·FPGA外围电路设计 | 第40-44页 |
| ·JTAG接口电路 | 第40-41页 |
| ·AS配置电路 | 第41-42页 |
| ·电源模块 | 第42-43页 |
| ·时钟电路 | 第43-44页 |
| ·复位电路 | 第44页 |
| ·小结 | 第44-45页 |
| 第五章 FPGA应用层设计 | 第45-55页 |
| ·DMA控制器设计 | 第45-46页 |
| ·国密SMl算法模块设计 | 第46-50页 |
| ·芯片接口定义 | 第46-47页 |
| ·FPGA控制SSX30-D芯片设计流程 | 第47-50页 |
| ·公钥RSA算法模块设计 | 第50-54页 |
| ·芯片引脚说明 | 第50-51页 |
| ·设计流程 | 第51-53页 |
| ·FPGA向RSA发送数据 | 第51-52页 |
| ·FPGA从RSA读取数据 | 第52-53页 |
| ·状态机设计 | 第53-54页 |
| ·DES/3DES,AES模块设计 | 第54页 |
| ·小结 | 第54-55页 |
| 第六章 密码卡调试方法及测试过程 | 第55-64页 |
| ·调试环境 | 第55页 |
| ·测试步骤 | 第55-57页 |
| ·DSP调试过程 | 第57页 |
| ·FPGA调试过程 | 第57-62页 |
| ·SM1模块 | 第58-59页 |
| ·RSA模块 | 第59-60页 |
| ·DES/3DES模块 | 第60-61页 |
| ·AES模块 | 第61-62页 |
| ·测试结果 | 第62-63页 |
| ·小结 | 第63-64页 |
| 第七章 结论 | 第64-68页 |
| ·研究工作总结 | 第64-66页 |
| ·论文后续工作与展望 | 第66-68页 |
| ·后续工作 | 第66页 |
| ·展望 | 第66-68页 |
| 参考文献 | 第68-70页 |
| 致谢 | 第70-71页 |
| 学位论文评阅及答辩情况表 | 第71页 |