基于FPGA浮点运算器的研究
| 摘要 | 第1-5页 |
| Abstract | 第5-10页 |
| 第一章 引言 | 第10-13页 |
| ·论文选题的背景及意义 | 第10页 |
| ·FPGA及其优点 | 第10-12页 |
| ·现场可编程门阵列 | 第10-11页 |
| ·FPGA的优点 | 第11-12页 |
| ·预期目标 | 第12页 |
| ·研究内容及论文组成 | 第12-13页 |
| 第二章 浮点表示 | 第13-15页 |
| ·浮点表示法 | 第13-14页 |
| ·规格化浮点数 | 第14-15页 |
| 第三章 规格化浮点数基本运算以及硬件电路的研究 | 第15-25页 |
| ·浮点加减运算及其硬件电路 | 第15-21页 |
| ·浮点加减运算的一般运算规则 | 第15-19页 |
| ·浮点加减硬件电路 | 第19-21页 |
| ·规格化浮点数的乘除运算及其硬件电路 | 第21-25页 |
| ·浮点乘法运算 | 第21-23页 |
| ·浮点除法运算 | 第23-25页 |
| 第四章 基于FPGA浮点运算器的设计与实现的研究 | 第25-66页 |
| ·FPGA的开发流程及开发环境 | 第25-26页 |
| ·FPGA的开发流程 | 第25页 |
| ·开发环境 | 第25-26页 |
| ·浮点运算器的源代码的分析 | 第26-27页 |
| ·浮点运算器的源文件 | 第26页 |
| ·从源代码分析浮点运算硬件实现的功能模块划分 | 第26-27页 |
| ·顶层模块 | 第27-28页 |
| ·浮点加减法模块 | 第28-52页 |
| ·浮点加减法的逻辑框图 | 第28-29页 |
| ·浮点加减法模块 | 第29-52页 |
| ·浮点乘法模块 | 第52-56页 |
| ·浮点乘法的逻辑框图 | 第52-53页 |
| ·浮点乘法模块 | 第53-56页 |
| ·浮点除法模块 | 第56-59页 |
| ·浮点除法的逻辑框图 | 第56页 |
| ·除法模块 | 第56-59页 |
| ·舍入模块 | 第59-61页 |
| ·舍入的逻辑框图 | 第59页 |
| ·舍入模块 | 第59-61页 |
| ·异常模块 | 第61-63页 |
| ·异常的逻辑框图 | 第61-62页 |
| ·异常模块 | 第62-63页 |
| ·下载调试与配置 | 第63-66页 |
| 第五章 总结与展望 | 第66-69页 |
| ·考虑特殊情况的规格化浮点数加减运算的流程 | 第66-67页 |
| ·改进后的规格化浮点数加减运算的硬件电路的研究 | 第67-69页 |
| 致谢 | 第69-70页 |
| 参考文献 | 第70-71页 |
| 附录 | 第71-73页 |
