基于FPGA的IPv4/IPv6双协议处理器的设计
| 摘要 | 第1-6页 |
| Abstract | 第6-10页 |
| 第1章 绪论 | 第10-22页 |
| ·研究背景 | 第10-11页 |
| ·TCP/IP 协议简介及发展 | 第11-17页 |
| ·IPv4 到IPv6 的过渡 | 第14-16页 |
| ·双栈协议机制 | 第16-17页 |
| ·TOE 技术的意义和研究现状 | 第17-19页 |
| ·本论文的研究意义和所做工作 | 第19-22页 |
| 第2章 TOE 的基本原理和基本思想 | 第22-31页 |
| ·TOE 的基本原理 | 第22-26页 |
| ·软件方式协议处理的开销 | 第22-23页 |
| ·TOE 技术的基本原理 | 第23-26页 |
| ·TOE 的基本架构 | 第26-28页 |
| ·TOE 的实现方案 | 第28-31页 |
| ·TOE 的整体设计方案 | 第28-29页 |
| ·IP 协议处理器的具体设计方案 | 第29-31页 |
| 第3章 双协议处理机制及实现方案 | 第31-41页 |
| ·协议的发展状况和协议的构成 | 第31-33页 |
| ·IPv4 的缺点 | 第31-32页 |
| ·IPv6 的主要特点 | 第32-33页 |
| ·IP 协议的数据包报头结构分析 | 第33-37页 |
| ·IPv4 协议的数据包报头 | 第33-35页 |
| ·IPv6 协议的数据包报头 | 第35-36页 |
| ·两种协议报头的异同比较 | 第36-37页 |
| ·IP 协议处理器的设计原理分析 | 第37-40页 |
| ·IP 数据报头校验和原理 | 第38-39页 |
| ·IP 数据包数据重组过程 | 第39-40页 |
| ·IP 协议处理器的实现方案 | 第40-41页 |
| 第4章 基于FPGA 的双协议处理器设计 | 第41-66页 |
| ·FPGA 设计流程 | 第41-48页 |
| ·FPGA 简介 | 第41-42页 |
| ·FPGA 的设计原则 | 第42-43页 |
| ·FPGA 的设计流程和设计工具 | 第43-47页 |
| ·自顶向下的系统模块设计 | 第47-48页 |
| ·IPv4/IPv6 双协议处理器的系统设计 | 第48-49页 |
| ·接口模块的设计 | 第49-56页 |
| ·PCI 总线及 PCI 总线接口的实现方法 | 第50-53页 |
| ·DMA 方式在PCI 总线上的实现 | 第53-56页 |
| ·数据发送处理模块设计 | 第56-58页 |
| ·数据接收处理模块设计 | 第58-65页 |
| ·数据包类型判别模块设计 | 第58-59页 |
| ·IPv4 数据接收处理模块设计 | 第59-63页 |
| ·IPv6 数据接收处理模块设计 | 第63-65页 |
| ·定时模块 | 第65-66页 |
| 第5章 双协议处理器的各分模块设计和仿真验证 | 第66-81页 |
| ·接口模块的设计描述和仿真验证 | 第66-68页 |
| ·数据发送处理模块的设计描述和仿真验证 | 第68-70页 |
| ·数据接收处理模块的设计描述和仿真验证 | 第70-78页 |
| ·数据包类型判别模块的设计描述 | 第70-71页 |
| ·IPv4 数据接收处理模块的逻辑设计和功能仿真 | 第71-76页 |
| ·IPv6 数据接收处理模块的逻辑设计和仿真 | 第76-78页 |
| ·定时模块的逻辑设计和仿真 | 第78页 |
| ·系统总体仿真 | 第78-81页 |
| 结论 | 第81-83页 |
| 参考文献 | 第83-87页 |
| 致谢 | 第87-88页 |
| 附录 A 攻读学位期间所发表的学术论文 | 第88-89页 |
| 附录 B PCI 接口模块顶层代码 | 第89-93页 |
