变步长恒模盲均衡算法的FPGA实现
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-11页 |
| 第一章 绪论 | 第11-19页 |
| ·课题背景 | 第11-12页 |
| ·课题研究动态 | 第12-17页 |
| ·本文内容安排 | 第17-19页 |
| 第二章 基于MSE的变步长恒模盲均衡算法 | 第19-27页 |
| ·恒模盲均衡算法 | 第19-20页 |
| ·Bussgang盲均衡算法 | 第19页 |
| ·恒模盲均衡算法 | 第19-20页 |
| ·变步长恒模盲均衡算法 | 第20-22页 |
| ·步长因子的选择 | 第20-21页 |
| ·基于MSE的变步长盲均衡算法 | 第21-22页 |
| ·基于FPGA的变步长恒模盲均衡算法改进 | 第22-27页 |
| ·对抽头系数迭代公式中R_2的优化 | 第23-24页 |
| ·对步长控制函数的优化 | 第24-27页 |
| 第三章 FPGA的分类与结构 | 第27-46页 |
| ·可编程逻辑器件的分类 | 第27-28页 |
| ·可编程逻辑器件的原理与结构 | 第28-32页 |
| ·PROM | 第28-30页 |
| ·PLA | 第30页 |
| ·PAL | 第30-31页 |
| ·GAL | 第31-32页 |
| ·CPLD结构与工作原理 | 第32-36页 |
| ·逻辑阵列块LAB | 第33-34页 |
| ·宏单元 | 第34-35页 |
| ·扩展乘积项 | 第35-36页 |
| ·可编程连线阵列PIA | 第36页 |
| ·I/O控制块 | 第36页 |
| ·FPGA结构与工作原理 | 第36-46页 |
| ·功能描述 | 第37页 |
| ·逻辑阵列块LAB | 第37-38页 |
| ·LAB互连 | 第38-39页 |
| ·LAB的控制单元 | 第39-40页 |
| ·逻辑单元LE | 第40-42页 |
| ·LUT链和寄存器链 | 第42页 |
| ·加/减信号 | 第42-43页 |
| ·LE的操作模式 | 第43页 |
| ·复合通道互连 | 第43-44页 |
| ·嵌入式存储器 | 第44页 |
| ·I/O结构 | 第44-46页 |
| 第四章 盲均衡器的FPGA实现 | 第46-80页 |
| ·系统结构 | 第46-48页 |
| ·系统顶层结构 | 第46页 |
| ·系统文件结构 | 第46-48页 |
| ·浮点乘法器与加法器的FPGA实现 | 第48-57页 |
| ·浮点数的表示 | 第48-49页 |
| ·浮点数乘法器的实现 | 第49-51页 |
| ·浮点规格化的实现 | 第51-53页 |
| ·浮点数加/减法器的实现 | 第53-57页 |
| ·横向滤波器模块 | 第57-66页 |
| ·模块原理及结构 | 第57-60页 |
| ·数据接口单元 | 第60页 |
| ·滤波器时序控制单元 | 第60-62页 |
| ·卷积运算单元 | 第62-64页 |
| ·抽头系数存储部分 | 第64-65页 |
| ·横向滤波器功能验证 | 第65-66页 |
| ·抽头系数调整模块 | 第66-72页 |
| ·实现算法及模块结构 | 第66-67页 |
| ·时序控制单元 | 第67-69页 |
| ·算法实现部分 | 第69-70页 |
| ·样值存储单元 | 第70-71页 |
| ·滤波模块与抽头调整模块功能验证 | 第71-72页 |
| ·判决与变步长模块 | 第72-80页 |
| ·判决模块 | 第72-73页 |
| ·变步长模块原理 | 第73-74页 |
| ·变步长模块结构 | 第74-80页 |
| 第五章 实验平台构建及盲均衡算法验证 | 第80-101页 |
| ·实验平台原理及FPGA模块设计 | 第80-94页 |
| ·信源模拟及FPGA实现 | 第80-84页 |
| ·信道模拟模块 | 第84-86页 |
| ·误码计算模块 | 第86-87页 |
| ·显示模块 | 第87-90页 |
| ·参数选择 | 第90-94页 |
| ·实验数据及结论 | 第94-101页 |
| ·2PAM调制信号的均衡实验 | 第94-96页 |
| ·4PAM调制信号的均衡实验 | 第96-101页 |
| 第六章 结论与展望 | 第101-103页 |
| 参考文献 | 第103-108页 |
| 致谢 | 第108-109页 |
| 攻读学位期间发表的学术论文 | 第109页 |
