视频信号处理芯片中央控制模块的研究与实现
| 摘要 | 第1-3页 |
| ABSTRACT | 第3-6页 |
| 第一章 绪论 | 第6-11页 |
| ·课题背景 | 第6-8页 |
| ·数字电视介绍 | 第6-7页 |
| ·视频信号处理芯片 | 第7-8页 |
| ·发展现状及选题意义 | 第8-9页 |
| ·市场前景分析 | 第9-10页 |
| ·课题主要研究内容及方法 | 第10-11页 |
| 第二章 视频信号处理芯片整体架构 | 第11-21页 |
| ·芯片实现指标 | 第11页 |
| ·系统概述 | 第11-21页 |
| ·芯片数据流架构和控制策略 | 第12-13页 |
| ·数据读写模块的设计 | 第13-14页 |
| ·视频处理模块的设计 | 第14-17页 |
| ·图像增强模块的设计 | 第17-18页 |
| ·OSD与视频叠加模块的设计 | 第18-19页 |
| ·芯片外围电路 | 第19-21页 |
| 第三章 中央控制模块的设计 | 第21-48页 |
| ·主逻辑控制模块的设计 | 第21-23页 |
| ·工作状态 | 第21-22页 |
| ·中央控制主状态机 | 第22-23页 |
| ·时钟管理模块的设计 | 第23-28页 |
| ·时钟平滑切换的设计 | 第24页 |
| ·系统时钟生成 | 第24-26页 |
| ·时钟管理模块结构 | 第26-28页 |
| ·模式识别模块设计 | 第28-39页 |
| ·模式监测模块 | 第29-37页 |
| ·信号调整模块 | 第37页 |
| ·奇偶场判断模块 | 第37-39页 |
| ·显示时序控制模块的设计 | 第39-48页 |
| ·显示模式参数 | 第40-42页 |
| ·时序限制 | 第42-43页 |
| ·行信号生成模块 | 第43-44页 |
| ·帧信号生成模块 | 第44-45页 |
| ·控制及误差补偿模块 | 第45-47页 |
| ·寄存器读写模块 | 第47页 |
| ·输出延时模块 | 第47-48页 |
| 第四章 模块仿真与FPGA验证 | 第48-61页 |
| ·自核对式测试平台的设计 | 第48-61页 |
| ·随机数生成函数研究 | 第50-52页 |
| ·随机时钟误差生成方法 | 第52-56页 |
| ·验证结果 | 第56-61页 |
| 第五章 总结与展望 | 第61-63页 |
| ·总结 | 第61-62页 |
| ·展望 | 第62-63页 |
| 参考文献 | 第63-65页 |
| 发表论文和参加科研情况说明 | 第65-66页 |
| 致谢 | 第66页 |
