信道纠错编码的理论研究及其DSP实现
| 1 绪论 | 第1-11页 |
| ·纠错编码的研究背景及其意义 | 第6-8页 |
| ·数字信号处理与数字信号处理芯片(DSP) | 第8-9页 |
| ·论文的主要工作 | 第9-11页 |
| 2 信道纠错编码的理论研究 | 第11-29页 |
| ·信道纠错编码的基本原理 | 第12-15页 |
| ·几种常见的信道纠错编码 | 第15-23页 |
| ·线性分组码 | 第15-17页 |
| ·循环码 | 第17-18页 |
| ·BCH码 | 第18-19页 |
| ·卷积码 | 第19-23页 |
| ·交织 | 第23-27页 |
| ·几类纠错编码的MATLAB仿真、比较 | 第27-29页 |
| 3 信道纠错编码的DSP实现 | 第29-59页 |
| ·DSP芯片TMS320VC5410简介 | 第29-33页 |
| ·特点 | 第29页 |
| ·CPU状态和控制寄存器 | 第29-30页 |
| ·存储器 | 第30-32页 |
| ·在片外围电路 | 第32-33页 |
| ·纠错编码的软件系统设计 | 第33-43页 |
| ·卷积码的软件编程 | 第33-35页 |
| ·Viterbi译码软件编程 | 第35-41页 |
| ·交织、解交织的软件编程 | 第41-43页 |
| ·纠错编码的硬件系统设计 | 第43-50页 |
| ·硬件系统结构 | 第43页 |
| ·电源设计 | 第43-44页 |
| ·时钟设计 | 第44-46页 |
| ·复位电路设计 | 第46-47页 |
| ·Flash存储器的设计 | 第47-49页 |
| ·JTAG接口设计 | 第49-50页 |
| ·与PC机高速异步串口通信电路设计 | 第50-56页 |
| ·MAX3111通用异步收发器 | 第52页 |
| ·DSP与MAX3111的接口设计 | 第52-54页 |
| ·DSP的异步通信软件的设计 | 第54-56页 |
| ·纠错编码的硬件调试 | 第56-59页 |
| 结论 | 第59-60页 |
| 致谢 | 第60-61页 |
| 参考文献 | 第61-64页 |
| 附录A | 第64-65页 |
| 附录B | 第65页 |
