高性能并行乘法器半定制设计方法研究
| 致谢 | 第1-5页 |
| 摘要 | 第5-6页 |
| Abstract | 第6-7页 |
| 目录 | 第7-10页 |
| 图目录 | 第10-12页 |
| 表目录 | 第12-13页 |
| 1 绪论 | 第13-21页 |
| ·背景及意义 | 第13-14页 |
| ·国内外相关研究 | 第14-17页 |
| ·半定制设计方法研究 | 第17-18页 |
| ·课题主要研究工作 | 第18-20页 |
| ·论文章节安排 | 第20-21页 |
| 2 乘法器结构设计 | 第21-29页 |
| ·乘法器原理 | 第21-22页 |
| ·乘法器结构类型 | 第22-27页 |
| ·阵列乘法器 | 第22页 |
| ·改进的Booth编码乘法器 | 第22-23页 |
| ·树形乘法器 | 第23-26页 |
| ·改进Booth编码的树形乘法器 | 第26页 |
| ·串行乘法器 | 第26-27页 |
| ·本课题乘法器结构方案 | 第27-28页 |
| ·本章小结 | 第28-29页 |
| 3 乘法器逻辑设计 | 第29-37页 |
| ·部分积产生 | 第29-32页 |
| ·符号位处理 | 第32-33页 |
| ·部分积压缩 | 第33-36页 |
| ·3:2 CSA压缩器 | 第33-34页 |
| ·部分积压缩预处理 | 第34-35页 |
| ·Wallace树形压缩子模块 | 第35-36页 |
| ·本章小结 | 第36-37页 |
| 4 乘法器关键路径及逻辑功效 | 第37-44页 |
| ·乘法器关键路径 | 第37页 |
| ·逻辑功效 | 第37-43页 |
| ·本章小结 | 第43-44页 |
| 5 标准单元库扩展及乘法器优化 | 第44-64页 |
| ·标准单元库扩展与逻辑综合 | 第44-46页 |
| ·标准单元库 | 第44-45页 |
| ·标准单元库扩展及逻辑综合 | 第45-46页 |
| ·标准单元库扩展版图实现 | 第46-60页 |
| ·扩展单元版图定制实现 | 第46-48页 |
| ·自动布线建模 | 第48-49页 |
| ·扩展单元版图自动化实现 | 第49-58页 |
| ·可移植性考虑 | 第58-59页 |
| ·物理验证 | 第59-60页 |
| ·标准单元库扩展特征化 | 第60-62页 |
| ·寄生参数提取 | 第60页 |
| ·扩展单元时序特征化 | 第60-61页 |
| ·扩展单元其他特征化 | 第61-62页 |
| ·优化实现 | 第62-63页 |
| ·本章小结 | 第63-64页 |
| 6 乘法器物理设计及验证 | 第64-73页 |
| ·乘法器物理设计 | 第64-67页 |
| ·乘法器功能验证 | 第67-72页 |
| ·模拟验证 | 第67-71页 |
| ·形式验证 | 第71-72页 |
| ·乘法器性能分析 | 第72页 |
| ·本章小结 | 第72-73页 |
| 7 结束语 | 第73-75页 |
| 参考文献 | 第75-78页 |
| 作者简介 | 第78页 |
| 攻读硕士学位期间发表/录用的学术论文 | 第78页 |
