| 第1章． 综述 | 第1-14页 |
| 1． 1． 示波器的原理 | 第9-11页 |
| 1． 1． 1． 模拟示波器 | 第9页 |
| 1． 1． 2． 混合示波器 | 第9-10页 |
| 1． 1． 3． LCD替代CRT的数字式示波器 | 第10-11页 |
| 1． 2． 通常信号处理系统的构成 | 第11-13页 |
| 1． 2． 1． 信号处理系统的类型与常用处理机结构 | 第11-12页 |
| 1． 2． 2． DSP+FPGA结构 | 第12-13页 |
| 1． 2． 3． 本设计采用的结构 | 第13页 |
| 1． 3． 本章小结 | 第13-14页 |
| 第2章． LCD存储示波器的设计 | 第14-32页 |
| 2． 1． 硬件电路设计 | 第14-21页 |
| 2． 1． 1． 电源部分 | 第14-15页 |
| 2． 1． 2． 数据采集部分 | 第15-16页 |
| 2． 1． 3． 数据存取部分 | 第16-17页 |
| 2． 1． 4． 输入输出部分 | 第17-19页 |
| 2． 1． 5． 通讯接口部分 | 第19页 |
| 2． 1． 6． 核心CPU部分 | 第19-21页 |
| 2． 2． 软件设计 | 第21-31页 |
| 2． 2． 1． 软件设计框图 | 第21-23页 |
| 2． 2． 2． 底层程序设计 | 第23-24页 |
| 2． 2． 3． 上层应用程序设计 | 第24-25页 |
| 2． 2． 4． 示波器算法 | 第25-30页 |
| 2． 2． 5． 俄罗斯方块游戏的移植 | 第30页 |
| 2． 2． 6． 嵌入式操作系统μCOS Ⅱ的移植 | 第30-31页 |
| 2． 3． 本章小结 | 第31-32页 |
| 第3章． DSP开发相关 | 第32-46页 |
| 3． 1． TI公司TMS320C6211的特点 | 第33-44页 |
| 3． 1． 1． 片内存储器 | 第34-35页 |
| 3． 1． 2． 片外存储器扩展 | 第35-39页 |
| 3． 1． 3． 扩展的直接存储器访问（EDMA） | 第39-40页 |
| 3． 1． 4． 主机口 | 第40-41页 |
| 3． 1． 5． 多通道缓冲串口 | 第41-42页 |
| 3． 1． 6． 定时器 | 第42-43页 |
| 3． 1． 7． 中断控制 | 第43页 |
| 3． 1． 8． 其他 | 第43-44页 |
| 3． 2． TI集成开发环境CCS2． 0 | 第44-45页 |
| 3． 2． 1． 实时底层软DSP／BIOSTM | 第44页 |
| 3． 2． 2． 实时数据交换技术RTDXTM | 第44-45页 |
| 3． 3． 本章小结 | 第45-46页 |
| 第4章． FPGA开发相关 | 第46-53页 |
| 4． 1． AKTERA系列FPGA介绍 | 第46页 |
| 4． 2． ALTERA通用开发环境MAX-PLUSⅡ | 第46-47页 |
| 4． 3． 用EPF10K10ATC144-1实现SDRAM接口控制器 | 第47-52页 |
| 4． 3． 1． 芯片EPF10K10ATC144-1的参数 | 第47-48页 |
| 4． 3． 2． SDRAM接口控制器的实现 | 第48-52页 |
| 4． 4． 本章小结 | 第52-53页 |
| 第5章． 板级设计与制作 | 第53-57页 |
| 5． 1． 信号完整性的分析 | 第53-54页 |
| 5． 2． 高速电路的布局技术 | 第54-55页 |
| 5． 3． 多层PCB板的制作 | 第55-56页 |
| 5． 4． 本章小结 | 第56-57页 |
| 第6章． 系统级调试 | 第57-58页 |
| 第7章． 参考文献 | 第58-60页 |
| 附录 | 第60-81页 |
| A．1 LCD数字存储示波器性能特性 | 第60-61页 |
| A．2 LCD数字存储式示波器顶层项目图 | 第61-62页 |
| A．3 LCD数字存储式示波器详细电路原理图（共14张） | 第62-76页 |
| A．4 FPGA实现SDRAM接口控制器的VERILOG源程序 | 第76-79页 |
| A．5 LCD数字存储式示波器算法实现的源程序 | 第79-81页 |
| A．6 作者攻读硕士学位期间的获奖和发表的论文 | 第81页 |
