| 中文摘要 | 第1-5页 |
| 英文摘要 | 第5-8页 |
| 缩写词和首字母缩写表 | 第8-9页 |
| 第1章 绪论 | 第9-16页 |
| 1．1 快速傅立叶变换的意义及其实现方法现状 | 第9-12页 |
| 1．1．1 快速傅立叶变换的意义 | 第9-11页 |
| 1．1．2 快速傅立叶变换实现方法现状 | 第11-12页 |
| 1．2 课题研究的内容及高密度可编程逻辑器件简介 | 第12-16页 |
| 1．2．1 课题研究的内容 | 第12-13页 |
| 1．2．2 高密度可编程逻辑器件简介 | 第13-16页 |
| 第2章 快速傅立叶变换硬件系统实现的原理 | 第16-34页 |
| 2．1 快速傅立叶变换的理论基础 | 第16-26页 |
| 2．1．1 快速傅立叶变换的基本原理 | 第16-17页 |
| 2．1．2 按时间抽基-2快速傅立叶变换的具体算法原理 | 第17-22页 |
| 2．1．3 按时间抽取的基-2快速傅立叶变换算法特点 | 第22-26页 |
| ① 原位运算 | 第22-23页 |
| ② 倒位序规律 | 第23-24页 |
| ③ 蝶形运算两节点的“距离” | 第24页 |
| ④ W_N~r的确定 | 第24-26页 |
| 2．2 用硬件实现快速傅立叶变换的方案原理、框图及方案比较 | 第26-34页 |
| 2．2．1 几种基-2快速傅立叶变换硬件实现形式原理及其比较 | 第26-30页 |
| ① 顺序处理 | 第26-27页 |
| ② 级连处理 | 第27-29页 |
| ③ 并行迭代处理 | 第29页 |
| ④ 阵列处理 | 第29-30页 |
| ⑤ 方案比较 | 第30页 |
| 2．2．2 顺序处理基-2快速傅立叶变换硬件实现方法和框图 | 第30-34页 |
| ① 顺序处理基-2快速傅立叶变换硬件实现方法 | 第30-31页 |
| ② 顺序处理基-2快速傅立叶变换硬件实现框图 | 第31-34页 |
| 1） 一次蝶形运算实现框图 | 第31-32页 |
| 2） 系统设计框图 | 第32-34页 |
| 第3章 128点16位快速傅立叶变换硬件系统的逻辑设计 | 第34-49页 |
| 3．1 整个快速傅立叶变换系统电路框图设计 | 第34-35页 |
| 3．2 256单元32位存储器的逻辑设计 | 第35-36页 |
| 3．3 蝶形运算器的逻辑设计 | 第36-37页 |
| 3．4 地址发生器的逻辑设计 | 第37-43页 |
| 3．5 输入寄存器、输出锁存器的逻辑设计 | 第43-44页 |
| 3．6 时序控制器的逻辑设计 | 第44-45页 |
| 3．7 各模块组成的128点16位快速傅立叶变换系统的仿真波形 | 第45-49页 |
| 第4章 硬件实现128点8位快速傅立叶变换实验及结果分析 | 第49-63页 |
| 第5章 结束语 | 第63-64页 |
| 致谢 | 第64-65页 |
| 参考文献 | 第65-69页 |
