MSCIS智能接口控制系统硬软件设计研制
| 第1章 绪论 | 第1-18页 |
| 1．1 选题背景及意义 | 第10-12页 |
| 1．2 国内外微电子技术发展 | 第12-17页 |
| 1．2．1 微处理器技术发展 | 第12-13页 |
| 1．2．2 可编程逻辑器件技术发展 | 第13-15页 |
| 1．2．3 EDA技术发展 | 第15-17页 |
| 1．3 课题研究工作及论文主要内容 | 第17-18页 |
| 1．3．1 课题研究工作 | 第17页 |
| 1．3．2 论文主要内容 | 第17-18页 |
| 第2章 MSCIS接口控制系统及研制技术 | 第18-35页 |
| 2．1 MSCIS接口控制系统 | 第18-22页 |
| 2．1．1 系统功能 | 第19-20页 |
| 2．1．2 主控制卡 | 第20-21页 |
| 2．1．3 通信卡 | 第21页 |
| 2．1．4 下位功能板卡 | 第21-22页 |
| 2．2 接口系统硬、软件研制技术 | 第22-35页 |
| 2．2．1 微处理器 | 第22-26页 |
| 2．2．2 可编程逻辑器件GAL | 第26-30页 |
| 2．2．3 RS-485串行通信接口 | 第30-31页 |
| 2．2．4 软件 | 第31-35页 |
| 第3章 高速智能通信卡研制 | 第35-50页 |
| 3．1 高速智能通信卡概述 | 第35-36页 |
| 3．2 总体设计 | 第36-37页 |
| 3．2．1 系统组成 | 第36页 |
| 3．2．2 工作原理 | 第36-37页 |
| 3．3 硬件设计 | 第37-41页 |
| 3．3．1 总线仲裁逻辑控制电路 | 第37-40页 |
| 3．3．2 系统寻址空间分配 | 第40-41页 |
| 3．3．3 主机对通信卡I／O端口地址分配 | 第41页 |
| 3．4 软件设计 | 第41-50页 |
| 3．4．1 主体流程 | 第41-45页 |
| 3．4．2 HSI．0中断服务程序 | 第45页 |
| 3．4．3 刷新模块 | 第45页 |
| 3．4．4 参数设计 | 第45-48页 |
| 3．4．5 RS-485通信软件设计 | 第48-50页 |
| 第4章 主控制卡研制 | 第50-64页 |
| 4．1 主控制卡概述 | 第50-51页 |
| 4．2 总体设计 | 第51-52页 |
| 4．2．1 系统组成 | 第51页 |
| 4．2．2 工作原理 | 第51-52页 |
| 4．3 硬件设计 | 第52-56页 |
| 4．3．1 并行I／O接口 | 第52-54页 |
| 4．3．2 复位电路 | 第54-55页 |
| 4．3．3 系统寻址空间分配 | 第55-56页 |
| 4．4 软件设计 | 第56-64页 |
| 4．4．1 主体流程 | 第56页 |
| 4．4．2 刷新模块 | 第56-63页 |
| 4．4．3 串行中断服务程序 | 第63页 |
| 4．4．4 参数设计 | 第63-64页 |
| 第5章 通信卡驱动程序及接口系统测试软件 | 第64-81页 |
| 5．1 设备驱动程序概述 | 第64页 |
| 5．2 动态链接库DLL | 第64-66页 |
| 5．2．1 DLL基础理论 | 第64-65页 |
| 5．2．2 MFC DLL | 第65页 |
| 5．2．3 DLL与静态库比较 | 第65-66页 |
| 5．2．4 DLL与应用程序比较 | 第66页 |
| 5．2．5 DLL封装设备驱动程序 | 第66页 |
| 5．3 通信卡驱动程序设计 | 第66-78页 |
| 5．3．1 设计要求 | 第66-69页 |
| 5．3．2 通信卡驱动程序性质、开发环境和工具 | 第69-70页 |
| 5．3．3 通信卡驱动程序设计 | 第70-78页 |
| 5．4 MSCIS接口系统测试软件 | 第78-81页 |
| 5．4．1 DLL动态加载 | 第78-79页 |
| 5．4．2 多线程系统工作模式 | 第79-81页 |
| 第6章 MSCIS接口控制系统硬件升级设计思路 | 第81-88页 |
| 6．1 可编程逻辑器件 | 第81-83页 |
| 6．1．1 EPLD、CPLD器件特点 | 第81-82页 |
| 6．1．2 Altera可编程逻辑器件 | 第82-83页 |
| 6．2 硬件升级设计 | 第83-88页 |
| 6．2．1 级联计数器设计思路 | 第83-84页 |
| 6．2．2 地址译码器等组合逻辑模块设计思路 | 第84-85页 |
| 6．2．3 PCI总线接口设计 | 第85-88页 |
| 第7章 结论与展望 | 第88-90页 |
| 7．1 全文总结 | 第88-89页 |
| 7．2 下一步工作及展望 | 第89-90页 |
| 参考文献 | 第90-93页 |
| 致谢 | 第93-94页 |
| 附录1 高速通信卡原理图 | 第94-95页 |
| 附录2 主控制卡原理图 | 第95-96页 |
| 附录3 机箱内总线标准定义 | 第96-97页 |
| 攻读硕士期间发表的论文 | 第97页 |
