宽带数字中频接收机研究与设计
| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 1 绪论 | 第7-10页 |
| ·课题背景 | 第7页 |
| ·数字中频接收机发展概述 | 第7-9页 |
| ·本文主要工作及内容安排 | 第9-10页 |
| 2 宽带数字中频接收机方案确定 | 第10-25页 |
| ·数字中频接收机基本体制 | 第10-11页 |
| ·数字中频接收机方案论证 | 第11-16页 |
| ·ADC+DDC+FPGA方案 | 第11-13页 |
| ·ADC+FPGA方案 | 第13-15页 |
| ·集成ADC+DDC和FPGA方案 | 第15-16页 |
| ·宽带数字中频接收机方案选择 | 第16-18页 |
| ·方案分析 | 第18-24页 |
| ·输入信号带宽 | 第18-21页 |
| ·输入信号幅度 | 第21-22页 |
| ·下变频模式 | 第22-23页 |
| ·信噪比与无杂散动态范围 | 第23-24页 |
| ·本章小结 | 第24-25页 |
| 3 宽带数字中频接收机硬件设计 | 第25-33页 |
| ·AD6655硬件电路设计 | 第25-30页 |
| ·电源电路设计 | 第25-26页 |
| ·中频信号输入电路设计 | 第26-27页 |
| ·采样时钟电路设计 | 第27-28页 |
| ·SPI电路设计 | 第28-29页 |
| ·数据输出电路设计 | 第29页 |
| ·AD6655主体部分设计 | 第29-30页 |
| ·AD6655 PCB版设计 | 第30页 |
| ·FPGA硬件电路设计 | 第30-32页 |
| ·FPGA电源部分设计 | 第30页 |
| ·配置电路设计 | 第30-31页 |
| ·FPGA系统时钟设计 | 第31页 |
| ·FPGA版图 | 第31-32页 |
| ·硬件电路调试注意事项 | 第32页 |
| ·本章小结 | 第32-33页 |
| 4 宽带数字中频接收机软件设计 | 第33-57页 |
| ·对AD6655进行控制的编程 | 第33-40页 |
| ·数据格式 | 第33-34页 |
| ·寄存器 | 第34-35页 |
| ·编程 | 第35-40页 |
| ·数字信号处理 | 第40-56页 |
| ·幅度计算 | 第40-46页 |
| ·相位计算 | 第46-50页 |
| ·频率计算 | 第50-56页 |
| ·本章小结 | 第56-57页 |
| 5 系统测试 | 第57-63页 |
| ·测试系统搭建 | 第57-58页 |
| ·系统指标测试 | 第58-62页 |
| ·测试方法 | 第58-59页 |
| ·信噪比和无杂散动态范围测试 | 第59-61页 |
| ·频率和幅度测试 | 第61-62页 |
| ·本章小结 | 第62-63页 |
| 6 总结 | 第63-65页 |
| 致谢 | 第65-66页 |
| 参考文献 | 第66-67页 |
