基于FPGA的高性能FFT算法实现研究
| 摘要 | 第1-6页 |
| Abstract | 第6-11页 |
| 第1章 绪论 | 第11-18页 |
| ·研究的背景及意义 | 第11-13页 |
| ·国内外的研究现状 | 第13-16页 |
| ·本论文的研究内容及结构安排 | 第16-18页 |
| 第2章 快速傅立叶变换的算法研究 | 第18-22页 |
| ·快速傅立叶变换的原理简介 | 第18-19页 |
| ·FFT 算法的规律 | 第19-21页 |
| ·本章小结 | 第21-22页 |
| 第3章 FPGA 的基础知识 | 第22-29页 |
| ·FPGA 的简介 | 第22页 |
| ·FPGA 的基本结构和设计原则 | 第22-24页 |
| ·开发流程和开发软件简介 | 第24-26页 |
| ·硬件描述语言VHDL | 第26-28页 |
| ·VHDL 的设计流程 | 第26-27页 |
| ·VHDL 设计单元模型 | 第27-28页 |
| ·本章小结 | 第28-29页 |
| 第4章 FFT 处理器整体结构设计 | 第29-57页 |
| ·FFT 处理器的实现框图 | 第29-30页 |
| ·蝶形运算单元的设计 | 第30-36页 |
| ·高效排序基-4FFT 算法原理 | 第30-32页 |
| ·高效排序基-4 算法的工作流程 | 第32-36页 |
| ·流水线结构的改进算法 | 第36-42页 |
| ·流水线操作 | 第36-37页 |
| ·乒乓操作 | 第37-38页 |
| ·基于乒乓操作的FFT 流水线处理机 | 第38-42页 |
| ·存储单元的设计 | 第42-50页 |
| ·FFT 数据存取规律分析 | 第42-43页 |
| ·双口RAM 及其地址发生器的设计 | 第43-48页 |
| ·ROM 及其地址发生器的设计 | 第48-50页 |
| ·块浮点单元的设计 | 第50-52页 |
| ·时序控制单元的设计 | 第52-54页 |
| ·硬件的选择 | 第54-55页 |
| ·用FFT 实现IFFT | 第55页 |
| ·本章小结 | 第55-57页 |
| 第5章 FFT 系统仿真测试 | 第57-67页 |
| ·FPGA 前端设计 | 第57-60页 |
| ·算法验证和RTL 设计 | 第57-58页 |
| ·仿真与综合 | 第58-59页 |
| ·静态时序分析 | 第59-60页 |
| ·后仿真结果及分析 | 第60-65页 |
| ·复常数信号的仿真 | 第61-62页 |
| ·复三角信号的仿真 | 第62-63页 |
| ·复单频正弦信号的仿真 | 第63-64页 |
| ·复双频正弦信号的仿真 | 第64-65页 |
| ·仿真结果分析 | 第65-66页 |
| ·本章小结 | 第66-67页 |
| 结论 | 第67-69页 |
| 参考文献 | 第69-73页 |
| 攻读硕士学位期间承担的科研任务与主要成果 | 第73-74页 |
| 致谢 | 第74-75页 |
| 作者简介 | 第75页 |
