| 目录 | 第1-4页 |
| 摘要 | 第4-5页 |
| ABSTRACT | 第5-6页 |
| 第一章 前言 | 第6-10页 |
| ·课题背景 | 第6-7页 |
| ·视频数字化概述 | 第6-7页 |
| ·视频信号处理芯片产生背景和发展状况 | 第7页 |
| ·课题来源 | 第7-8页 |
| ·本文内容概述及结构安排 | 第8-10页 |
| 第二章 DDR_SDRAM的性能特点及应用规范 | 第10-35页 |
| ·从RAM到DDR_SDRAM存储器 | 第10-14页 |
| ·SRAM与DRAM | 第10-12页 |
| ·SDRAM与DDR_SDRAM | 第12-14页 |
| ·DDR_SDRAM的功能结构 | 第14-17页 |
| ·DDR_SDRAM器件的功能接口与内部功能结构 | 第14-16页 |
| ·DDR_SDRAM地址与存储空间的映射 | 第16-17页 |
| ·DDR_SDRAM器件特性 | 第17-19页 |
| ·DDR_SDRAM器件型号选择 | 第19-21页 |
| ·DDR_SDRAM使用规范 | 第21-35页 |
| ·DDR_SDRAM的控制命令及命令字 | 第21-26页 |
| ·DDR_SDRAM工作状态机及状态转移指令 | 第26-29页 |
| ·使用DDR_SDRAM器件的基本操作 | 第29-35页 |
| 第三章 视频信号处理芯片高速数据存储系统控制器的设计 | 第35-59页 |
| ·视频信号处理芯片的高速数据存储系统控制器 | 第35-38页 |
| ·视频信号处理芯片与高速数据存储系统控制器的逻辑位置 | 第35-36页 |
| ·数据读写模块与高速数据存储系统的连接 | 第36-38页 |
| ·设计工具的选择 | 第38-41页 |
| ·代码开发及仿真工具的比较选择 | 第38-39页 |
| ·FPGA开发工具的选择 | 第39-40页 |
| ·综合工具的选择 | 第40-41页 |
| ·视频信号处理芯片中DDR_SDRAM控制器的逻辑构架设计 | 第41-48页 |
| ·系统设计开发流程 | 第42页 |
| ·DDR_SDRAM控制器设计中特性支持情况说明 | 第42-43页 |
| ·可复用的DDR_SDRAM控制器功能层次结构 | 第43-46页 |
| ·DDR_SDRAM控制器接口逻辑构架 | 第46-48页 |
| ·DDR_SDRAM控制器具体代码设计 | 第48-54页 |
| ·代码设计相关特征描述及规定 | 第49-50页 |
| ·代码功能模块说明 | 第50-51页 |
| ·DDR_SDRAM系统和用户接口信号 | 第51-52页 |
| ·代码模块逻辑层次 | 第52-54页 |
| ·DDR_SDRAM控制器设计中数据通路的时序同步问题研究 | 第54-59页 |
| ·FPGA内部DDR接口实现 | 第55-57页 |
| ·DQS域时序设计 | 第57-59页 |
| 第四章 对DDR_SDRAM控制器的功能仿真、综合及FPGA验证 | 第59-71页 |
| ·功能仿真设计 | 第59-62页 |
| ·功能仿真平台的设计 | 第59-60页 |
| ·验证用主要模块说明 | 第60-61页 |
| ·功能仿真 | 第61-62页 |
| ·使用Synplify对DDR_SDRAM控制器的综合 | 第62-66页 |
| ·综合后主要RTL视图 | 第63-65页 |
| ·资源占用率 | 第65-66页 |
| ·DDR_SDRAM控制器的FPGA验证 | 第66-67页 |
| ·高速数据存储系统控制器在FPGA开发板上的验证 | 第67-71页 |
| ·调试内容和目的 | 第68页 |
| ·FPGA验证用硬件仪器 | 第68-69页 |
| ·DDR_SDRAM控制器FPGA验证结果 | 第69页 |
| ·视频处理芯片整体验证结果 | 第69-71页 |
| 第五章 结论 | 第71-73页 |
| ·论文工作总结 | 第71-72页 |
| ·需要进一步研究的内容 | 第72-73页 |
| 致谢 | 第73-74页 |
| 主要参考文献 | 第74-76页 |
| 附录 | 第76-77页 |
