摘要 | 第1-5页 |
Abstract | 第5-10页 |
第一章 概述 | 第10-16页 |
·频率合成器的概念 | 第10页 |
·频率合成技术的发展史 | 第10-12页 |
·常用频率合成技术发展简史 | 第10-12页 |
·基于分数分频PLL 技术简介 | 第12页 |
·频率合成器的主要技术指标 | 第12-13页 |
·本课题的研究内容及研究意义 | 第13-14页 |
·研究内容 | 第13-14页 |
·研究意义 | 第14页 |
·论文内容安排及主要工作 | 第14-16页 |
·论文的内容安排 | 第14-15页 |
·主要工作及创新点 | 第15-16页 |
第二章 锁相环频率合成器基本理论 | 第16-36页 |
·频率合成器主要技术指标分析 | 第16-23页 |
·频率范围 | 第16页 |
·频率步进 | 第16页 |
·频率稳定度 | 第16-18页 |
·相位噪声 | 第18-20页 |
·杂散抑制 | 第20-22页 |
·跳频时间 | 第22-23页 |
·锁相环频率合成器的基本结构及工作原理 | 第23-29页 |
·锁相环频率合成器的基本结构 | 第23-24页 |
·锁相环工作原理分析 | 第24-29页 |
·锁相环各组成部分对频率合成器主要技术指标的影响 | 第29-34页 |
·相位噪声的基本运算性质 | 第30-31页 |
·参考源对相位噪声与频率步进的影响 | 第31-32页 |
·鉴相器对相位噪声和杂散的影响 | 第32页 |
·压控振荡器对频率范围和相位噪声的影响 | 第32-33页 |
·环路滤波器对相位噪声、杂散抑制和跳频时间的影响 | 第33-34页 |
·分频器对杂散抑制的影响 | 第34页 |
·整数频率合成器的问题分析 | 第34-36页 |
·频率步进与相位噪声的矛盾 | 第34-35页 |
·频率步进与跳频时间的矛盾 | 第35页 |
·频率步进与杂散抑制的矛盾 | 第35-36页 |
第三章 分数频率合成器与DSFD 技术 | 第36-48页 |
·分数频率合成器的基本工作原理 | 第36-38页 |
·分数分频器 | 第36-38页 |
·基于平均分频比的分数频率合成器 | 第38页 |
·分数频率合成器的杂散分析 | 第38-39页 |
·分数杂散抑制技术——DSFD 技术 | 第39-48页 |
·DSFD 技术的概念及原理 | 第40-43页 |
·DSFD 技术在分数频率合成器中的应用 | 第43-48页 |
第四章 基于SKY72300 频率合成器的设计 | 第48-60页 |
·SKY72300 锁相芯片的结构与特点 | 第48-50页 |
·SKY72300 的内部结构 | 第48-49页 |
·SKY72300 的主要技术参数及技术特点 | 第49-50页 |
·SKY72300 杂散的规律总结与分析 | 第50-51页 |
·第一类杂散 | 第50-51页 |
·第二类杂散 | 第51页 |
·抑制杂散的频率合成方案设计及方案可行性分析 | 第51-54页 |
·频率合成方案设计 | 第51-53页 |
·方案可行性分析 | 第53-54页 |
·电路原理图及跳频送数程序设计 | 第54-60页 |
·电路原理图设计 | 第54-57页 |
·跳频送数程序设计 | 第57-60页 |
第五章 ASK/BPSK 调制模块及功率控制模块的设计 | 第60-70页 |
·ASK 调制模块的设计 | 第60-61页 |
·方案设计 | 第60页 |
·器件选型 | 第60-61页 |
·电路原理图设计 | 第61页 |
·BPSK 调制模块的设计 | 第61-69页 |
·方案设计 | 第62页 |
·移相电路设计 | 第62-68页 |
·器件选型及电路原理图设计 | 第68-69页 |
·功率控制模块的设计 | 第69-70页 |
·器件选型 | 第69页 |
·电路原理图设计 | 第69-70页 |
第六章 硬件电路的制作、测试及结果分析 | 第70-87页 |
·系统电路原理图的整合 | 第70页 |
·硬件电路的PCB 版图设计 | 第70-73页 |
·射频电路PCB 版图设计与布局布线的基本原则 | 第70-71页 |
·布局方案及PCB 版图的设计 | 第71-73页 |
·硬件电路的测试 | 第73-86页 |
·硬件电路及测试平台展示 | 第73-75页 |
·调试过程及测试数据 | 第75-86页 |
·测试结果分析 | 第86-87页 |
结束语 | 第87-88页 |
致谢 | 第88-89页 |
参考文献 | 第89-90页 |
附录 | 第90-98页 |
攻读硕士学位期间取得的成果 | 第98-99页 |