基于FPGA的ODU监控系统设计与开发
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-9页 |
| 第一章 绪论 | 第9-14页 |
| ·课题的来源及意义 | 第9-10页 |
| ·课题的研究现状及发展态势 | 第10-11页 |
| ·课题任务 | 第11-12页 |
| ·本文结构安排 | 第12-14页 |
| 第二章 ODU 监控系统总体方案设计 | 第14-21页 |
| ·ODU 射频单元工作原理 | 第14-16页 |
| ·需求分析 | 第16-17页 |
| ·ODU 监控系统总体方案 | 第17-21页 |
| ·系统总体框架 | 第17-19页 |
| ·硬件设计方案 | 第19-21页 |
| 第三章 ODU 监控系统硬件电路设计 | 第21-44页 |
| ·模拟信号采集电路设计 | 第21-27页 |
| ·A/D 转换器基本原理 | 第21-23页 |
| ·AD7854 | 第23-24页 |
| ·模拟采集单元电路结构 | 第24-25页 |
| ·跟随器设计 | 第25-27页 |
| ·数字信号采集电路设计 | 第27-30页 |
| ·频综锁定信号接口设计 | 第27-29页 |
| ·风机转动信号检测接口设计 | 第29页 |
| ·ODU 射频单元系统时钟工作状态监测接口设计 | 第29-30页 |
| ·控制接口电路设计 | 第30-32页 |
| ·频率综合器控制接口设计 | 第30-31页 |
| ·衰减器及设备开关控制接口设计 | 第31页 |
| ·继电器控制接口设计 | 第31-32页 |
| ·压控晶振微调控制电路设计 | 第32-35页 |
| ·数/模转换器件 | 第32-34页 |
| ·数/模转换器电路设计 | 第34-35页 |
| ·片上存储器及实时时钟电路设计 | 第35-38页 |
| ·片上存储器设计 | 第35-36页 |
| ·实时时钟电路设计 | 第36-38页 |
| ·通信接口电路设计 | 第38-40页 |
| ·RS/485 通信接口设计 | 第38-39页 |
| ·RS/232 通信接口设计 | 第39-40页 |
| ·告警LED 电路设计 | 第40-41页 |
| ·电源电路设计 | 第41-42页 |
| ·时钟电路设计 | 第42-44页 |
| 第四章 FPGA 控制逻辑设计 | 第44-71页 |
| ·FPGA 控制逻辑总体结构设计 | 第44-47页 |
| ·监控单元FPGA 功能简述 | 第44-45页 |
| ·FPGA 内部数据流分析 | 第45-47页 |
| ·数据采集逻辑设计 | 第47-54页 |
| ·模拟采样电路控制时序 | 第48-50页 |
| ·模拟信号采集控制时序的FPGA 实现 | 第50-53页 |
| ·频率检测逻辑设计 | 第53-54页 |
| ·压控晶振控制逻辑设计 | 第54-59页 |
| ·TLV5616 控制时序 | 第54-56页 |
| ·按键控制逻辑实现 | 第56-58页 |
| ·模拟电压输出逻辑实现 | 第58-59页 |
| ·片上存储逻辑设计 | 第59-65页 |
| ·FM25L256 控制时序 | 第60-62页 |
| ·存储模块FPGA 实现的底层结构分析 | 第62-63页 |
| ·存储模块逻辑实现 | 第63-65页 |
| ·UART 通信控制逻辑 | 第65-71页 |
| ·UART 模块组成 | 第66-67页 |
| ·UART 收发机设计 | 第67-70页 |
| ·双通信通道逻辑设计 | 第70-71页 |
| 第五章 监控单元调试 | 第71-81页 |
| ·上位机控制软件介绍 | 第71-75页 |
| ·监控单元硬件调试 | 第75-79页 |
| ·调试中出现的问题和解决方法 | 第79-81页 |
| 第六章 结论 | 第81-82页 |
| 致谢 | 第82-83页 |
| 参考文献 | 第83-84页 |
| 附录 | 第84-85页 |
| 攻硕期间取得的研究成果 | 第85-86页 |
