| 表目录 | 第1-7页 |
| 图目录 | 第7-9页 |
| 摘要 | 第9-10页 |
| ABSTRACT | 第10-11页 |
| 第一章 绪论 | 第11-19页 |
| ·高性能计算现状 | 第11-12页 |
| ·图形处理器通用计算现状研究 | 第12-16页 |
| ·课题来源 | 第16-17页 |
| ·本文主要研究工作 | 第17页 |
| ·论文结构 | 第17-19页 |
| 第二章 GPU 并行计算架构研究 | 第19-29页 |
| ·引言 | 第19-20页 |
| ·GPU 硬件架构 | 第20-24页 |
| ·流处理器阵列 | 第21-22页 |
| ·存储器系统 | 第22-24页 |
| ·CUDA 架构 | 第24-28页 |
| ·CUDA 编程模型 | 第25-26页 |
| ·CUDA 执行模型 | 第26-28页 |
| ·NVCC 编译框架 | 第28页 |
| ·本章小结 | 第28-29页 |
| 第三章 基于程序静态分析的循环工作量评估算法 | 第29-39页 |
| ·引言 | 第29页 |
| ·并行性分析 | 第29-34页 |
| ·数据依赖关系分析 | 第30-33页 |
| ·依赖关系分析的测试算法 | 第33-34页 |
| ·循环体工作量估算 | 第34-38页 |
| ·循环迭代次数计算 | 第34-37页 |
| ·循环体指令数计算 | 第37-38页 |
| ·本章小结 | 第38-39页 |
| 第四章 基于CUDA 架构的GPU 并行开销模型设计 | 第39-53页 |
| ·引言 | 第39页 |
| ·开销模型提出 | 第39-42页 |
| ·开销模型建立 | 第42-52页 |
| ·设备启动开销估算 | 第43页 |
| ·数据传输开销估算 | 第43-44页 |
| ·GPU 计算开销估算 | 第44-52页 |
| ·本章小结 | 第52-53页 |
| 第五章 实验与分析 | 第53-61页 |
| ·实验环境 | 第53页 |
| ·测试与分析 | 第53-60页 |
| ·测试一：矩阵乘 | 第53-57页 |
| ·测试二：FDK 算法 | 第57-60页 |
| ·本章小结 | 第60-61页 |
| 结束语 | 第61-62页 |
| 参考文献 | 第62-66页 |
| 作者简历攻读硕士学位期间完成的主要工作 | 第66-67页 |
| 致谢 | 第67页 |