| 摘要 | 第1-7页 |
| Abstract | 第7-12页 |
| 第1章 绪论 | 第12-17页 |
| ·课题背景与意义 | 第12-13页 |
| ·国内外发展概况及趋势 | 第13-15页 |
| ·计算机集中控制系统 | 第13页 |
| ·分散控制系统(DCS) | 第13页 |
| ·现场总线控制系统(FCS) | 第13-14页 |
| ·工业以太网 | 第14-15页 |
| ·宽带综合数据光同步网 | 第15页 |
| ·论文研究内容及论文结构 | 第15-17页 |
| ·论文研究内容 | 第15页 |
| ·论文结构 | 第15-17页 |
| 第2章 宽带综合数据光同步网简介 | 第17-25页 |
| ·宽带综合数据光同步网原理概述 | 第17-18页 |
| ·宽带综合数据光同步网模型架构 | 第18-21页 |
| ·集中器结构与功能 | 第19-20页 |
| ·汇接节点部分 | 第20-21页 |
| ·综合信息接入节点 | 第21页 |
| ·宽带综合数据光同步网的技术特点 | 第21-22页 |
| ·宽带综合数据光同步网的帧结构 | 第22-24页 |
| ·上行帧结构 | 第23页 |
| ·下行帧结构 | 第23-24页 |
| ·本章小结 | 第24-25页 |
| 第3章 综合信息光网络接入节点研究 | 第25-31页 |
| ·接入节点结构与功能 | 第25-28页 |
| ·接入节点结构图 | 第25-26页 |
| ·各种业务单元接入模块 | 第26页 |
| ·逻辑发送单元 | 第26-27页 |
| ·各业务单元优先级申请 | 第27-28页 |
| ·逻辑接收单元 | 第28页 |
| ·综合信息接入节点功能 | 第28页 |
| ·下一代网络中的综合接入设备 | 第28-29页 |
| ·综合信息接入节点IAP 优势 | 第29-30页 |
| ·总结 | 第30-31页 |
| 第4章 综合信息接入节点硬件电路设计 | 第31-48页 |
| ·主控芯片选择FPGA | 第31-36页 |
| ·Cyclone II 系列FPGA 简要介绍 | 第32-33页 |
| ·FPGA 开发流程 | 第33-36页 |
| ·电路模块设计 | 第36-47页 |
| ·电源模块部分 | 第36-37页 |
| ·FPGA 电路模块部分 | 第37-40页 |
| ·网络数据处理模块 | 第40-42页 |
| ·IP 地址显示模块 | 第42-43页 |
| ·图像采集处理模块 | 第43-45页 |
| ·SDRAM 缓存模块 | 第45-46页 |
| ·IAP 总线接口模块 | 第46-47页 |
| ·本章小结 | 第47-48页 |
| 第5章 综合信息接入节点内部功能模块研究与嵌入式设计 | 第48-78页 |
| ·QuartusⅡ开发环境介绍 | 第48页 |
| ·SOPC 技术及其开发流程 | 第48-51页 |
| ·SOPC Builder | 第49页 |
| ·NiosⅡ处理器及其开发流程 | 第49-50页 |
| ·SOPC 系统开发流程 | 第50-51页 |
| ·综合信息接入节点中以太网数据处理 | 第51-60页 |
| ·DM9000A 在综合信息接入节点的工作过程 | 第51-52页 |
| ·DM9000A 逻辑接口IP 核设计 | 第52-55页 |
| ·DM9000A 控制器时钟 | 第55页 |
| ·数据输出缓冲器设计 | 第55-57页 |
| ·显示设计 | 第57-58页 |
| ·数据处理整体设计与测试 | 第58-60页 |
| ·图像数据的嵌入式处理 | 第60-75页 |
| ·ADV7181B 工作原理与接口12C 设计 | 第61-65页 |
| ·接入视频数据处理研究 | 第65-72页 |
| ·数据压缩与存储操作 | 第72-74页 |
| ·总体硬件平台构建与NIOSⅡ设计 | 第74-75页 |
| ·语音接入研究 | 第75-77页 |
| ·本章小结 | 第77-78页 |
| 第6章 板级设计与调试 | 第78-81页 |
| ·综合信息接入节点板级设计 | 第78-79页 |
| ·PCB 布局与电磁兼容 | 第78-79页 |
| ·混合电源与地的设计 | 第79页 |
| ·综合信息接入节点测试 | 第79-81页 |
| 结论 | 第81-83页 |
| 参考文献 | 第83-86页 |
| 攻读硕士学位期间发表的论文和获得的科研成果 | 第86-87页 |
| 致谢 | 第87-88页 |
| 附录 A | 第88-89页 |
| 附录 B | 第89-91页 |