VSWR测试电路及其性能研究
| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 第一章 绪论 | 第10-14页 |
| 1.1 研究工作的背景与意义 | 第10-11页 |
| 1.2 课题研究现状 | 第11-13页 |
| 1.3 本论文的结构安排 | 第13-14页 |
| 第二章 VSWR测试技术 | 第14-24页 |
| 2.1 VSWR的定义 | 第14-15页 |
| 2.2 VSWR测试方法研究 | 第15-16页 |
| 2.2.1 矢量网络分析仪法 | 第15-16页 |
| 2.2.2 标量网络分析仪法 | 第16页 |
| 2.3 VSWR测试方法介绍 | 第16-18页 |
| 2.4 定向耦合器的影响 | 第18-19页 |
| 2.5 信号输入线的设计 | 第19-23页 |
| 2.5.1 容性耦合 | 第20-21页 |
| 2.5.2 感性耦合 | 第21-22页 |
| 2.5.3 串扰的抑制 | 第22-23页 |
| 2.6 本章小结 | 第23-24页 |
| 第三章 VSWR测试电路中的模块设计 | 第24-45页 |
| 3.1 VSWR测试电路整体结构 | 第24页 |
| 3.2 对数放大器模块设计 | 第24-29页 |
| 3.2.1 对数放大器的选型 | 第24-25页 |
| 3.2.2 ADL5519简介 | 第25-27页 |
| 3.2.3 对数放大器阻抗匹配 | 第27-29页 |
| 3.3 运放和AD模块设计 | 第29-40页 |
| 3.3.1 系统误差容限的计算 | 第29-30页 |
| 3.3.2 运放和AD参数计算 | 第30-35页 |
| 3.3.3 AD的输入类型 | 第35页 |
| 3.3.4 运放与AD选型 | 第35-36页 |
| 3.3.5 运放与AD误差测试及校准 | 第36-40页 |
| 3.3.6 运放和AD模块电路设计 | 第40页 |
| 3.4 FPGA模块设计 | 第40-44页 |
| 3.4.1 FPGA的优势 | 第40-41页 |
| 3.4.2 XC3S100E简介 | 第41-42页 |
| 3.4.3 FPGA的供电设计 | 第42-43页 |
| 3.4.4 片外FLASH的配置 | 第43页 |
| 3.4.5 串.电路设计 | 第43-44页 |
| 3.4.6 液晶屏电路设计 | 第44页 |
| 3.5 本章小结 | 第44-45页 |
| 第四章 VSWR测试电路软件设计 | 第45-56页 |
| 4.1 FPGA程序 | 第45-53页 |
| 4.1.1 DCM模块 | 第46页 |
| 4.1.2 查找表模块 | 第46-48页 |
| 4.1.3 串.数据的发送 | 第48-51页 |
| 4.1.4 串.数据的接收 | 第51-52页 |
| 4.1.5 LCD液晶屏模块 | 第52-53页 |
| 4.2 上位机程序 | 第53-55页 |
| 4.3 本章小结 | 第55-56页 |
| 第五章 VSWR测试电路实物模拟测试 | 第56-64页 |
| 5.1 信号输入线串扰测试 | 第56-57页 |
| 5.2 电路调试方法 | 第57-60页 |
| 5.3 VSWR测试电路模拟测试 | 第60-64页 |
| 第六章 总结与展望 | 第64-65页 |
| 致谢 | 第65-66页 |
| 参考文献 | 第66-70页 |
| 攻读硕士学位期间取得的成果 | 第70-71页 |
