| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第1章 绪论 | 第8-13页 |
| 1.1 课题来源及研究的目的和意义 | 第8-9页 |
| 1.2 国内外在该方向的研究现状 | 第9-12页 |
| 1.3 本文研究内容 | 第12-13页 |
| 第2章 Delta-Sigma ADC系统级设计 | 第13-37页 |
| 2.1 Delta-Sigma ADC的相关技术 | 第13-18页 |
| 2.1.1 引言 | 第13页 |
| 2.1.2 过采样技术 | 第13-15页 |
| 2.1.3 噪声整形技术 | 第15-18页 |
| 2.1.4 降采样技术 | 第18页 |
| 2.2 Delta-Sigma ADC的系统架构 | 第18-21页 |
| 2.2.1 调制器架构 | 第19-20页 |
| 2.2.2 数字抽取滤波器架构 | 第20-21页 |
| 2.3 Delta-Sigma ADC行为级模型及非理想特性 | 第21-36页 |
| 2.3.1 调制器行为级建模 | 第21-25页 |
| 2.3.2 调制器的非理想特性分析 | 第25-28页 |
| 2.3.3 数字抽取滤波器的行为级建模 | 第28-36页 |
| 2.4 本章小结 | 第36-37页 |
| 第3章 Delta-Sigma ADC的电路级设计 | 第37-52页 |
| 3.1 调制器电路级设计 | 第37-45页 |
| 3.1.1 开关电容积分器的设计 | 第38-41页 |
| 3.1.2 开关的设计 | 第41-42页 |
| 3.1.3 比较器的设计 | 第42-43页 |
| 3.1.4 两相不交叠时钟的设计 | 第43-44页 |
| 3.1.5 数字抵消逻辑电路 | 第44页 |
| 3.1.6 一位DA的设计 | 第44-45页 |
| 3.2 数字抽取滤波器RTL级设计 | 第45-50页 |
| 3.2.1 CIC滤波器RTL级设计 | 第45-47页 |
| 3.2.2 半带滤波器RTL级设计 | 第47-50页 |
| 3.2.3 分频电路 | 第50页 |
| 3.3 Delta-Sigma ADC 电路级仿真 | 第50-51页 |
| 3.4 本章小结 | 第51-52页 |
| 第4章 Delta-Sigma ADC的版图设计及后仿 | 第52-56页 |
| 4.1 模拟版图设计 | 第52-53页 |
| 4.2 数字版图设计 | 第53-55页 |
| 4.2.1 DC综合 | 第53-54页 |
| 4.2.2 自动布局布线实现版图 | 第54-55页 |
| 4.3 Delta-Sigma ADC的版图后仿真结果 | 第55页 |
| 4.4 本章小结 | 第55-56页 |
| 结论 | 第56-57页 |
| 参考文献 | 第57-62页 |
| 致谢 | 第62页 |
