| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 第一章 绪论 | 第10-13页 |
| 1.1 去块滤波技术的发展 | 第10页 |
| 1.2 本文的主要工作和意义 | 第10-12页 |
| 1.3 本论文的结构安排 | 第12-13页 |
| 第二章 视频压缩基础 | 第13-23页 |
| 2.1 数字视频 | 第13-17页 |
| 2.1.1 数字视频信号概述 | 第13页 |
| 2.1.2 数字视频信号的采样 | 第13-16页 |
| 2.1.2.1 数字视频的帧场采样 | 第13-14页 |
| 2.1.2.2 数字视频的色彩采样 | 第14-16页 |
| 2.1.3 视频质量的评估 | 第16-17页 |
| 2.2 视频压缩原理 | 第17-19页 |
| 2.2.1 视频压缩的必要性和可能性 | 第17页 |
| 2.2.2 视频压缩的常用技术 | 第17-19页 |
| 2.3 数字视频压缩标准 | 第19-22页 |
| 2.3.1 H.264之前的视频压缩标准 | 第19-20页 |
| 2.3.2 H.264视频压缩标准 | 第20-22页 |
| 2.4 本章小结 | 第22-23页 |
| 第三章H.264的去块滤波算法研究 | 第23-31页 |
| 3.1 去块滤波的边界及处理顺序 | 第23-24页 |
| 3.2 块边界级别的自适应滤波 | 第24-26页 |
| 3.2.1 支持MBAFF的帧滤波方式与场滤波方式 | 第25-26页 |
| 3.3 样点级别的滤波过程 | 第26-30页 |
| 3.3.1 边界强度（bS）的推导及优化 | 第26-27页 |
| 3.3.2 滤波门限参数的推导 | 第27-28页 |
| 3.3.3 边界强度小于4时的滤波算法 | 第28-29页 |
| 3.3.4 边界强度等于4时的滤波算法 | 第29-30页 |
| 3.4 本章小结 | 第30-31页 |
| 第四章 去块滤波器的设计 | 第31-57页 |
| 4.1 规格要求 | 第31-33页 |
| 4.1.1 软件接 | 第32-33页 |
| 4.2 去块滤波器的系统设计 | 第33-36页 |
| 4.3 块缓存模块的读写模式优化 | 第36-37页 |
| 4.4 宏块内滤波顺序的优化与缓存模块调度的设计 | 第37-43页 |
| 4.4.1 滤波顺序的优化 | 第37-39页 |
| 4.4.2 缓存调度综合设计 | 第39-41页 |
| 4.4.3 滤波顺序和缓存调度综合方案 | 第41-42页 |
| 4.4.4 分段滤波的深度优化 | 第42-43页 |
| 4.5 子模块设计 | 第43-56页 |
| 4.5.1 CFU接.转换子模块 | 第43页 |
| 4.5.2 顶层控制模块的设计 | 第43-44页 |
| 4.5.3 缓存模组的优化设计 | 第44-47页 |
| 4.5.4 SRAM访问控制子模块 | 第47-48页 |
| 4.5.5 参数加载控制器优化 | 第48-50页 |
| 4.5.6 边界强度（BS）计算控制器的优化 | 第50-51页 |
| 4.5.7 缓存加载控制器 | 第51-53页 |
| 4.5.8 滤波计算控制器 | 第53-55页 |
| 4.5.9 缓存回存控制器 | 第55-56页 |
| 4.6 本章小结 | 第56-57页 |
| 第五章 软硬件协同验证以及综合分析 | 第57-70页 |
| 5.1 软件流程设计 | 第57-63页 |
| 5.1.1 基于轮询方法的软件流程 | 第57-59页 |
| 5.1.2 基于中断处理的软件流程 | 第59-63页 |
| 5.2 仿真验证 | 第63-65页 |
| 5.2.1 仿真验证环境 | 第63-65页 |
| 5.2.2 仿真结果分析 | 第65页 |
| 5.3 基于FPGA的软硬件协同验证 | 第65-67页 |
| 5.4 电路综合与结果分析 | 第67-69页 |
| 5.4.1 综合结果分析 | 第68-69页 |
| 5.5 本章小结 | 第69-70页 |
| 第六章 结论 | 第70-71页 |
| 6.1 本文的主要贡献 | 第70页 |
| 6.2 下一步工作的展望 | 第70-71页 |
| 致谢 | 第71-72页 |
| 参考文献 | 第72-75页 |
| 附录 | 第75-89页 |