| 摘要 | 第3-4页 |
| ABSTRACT | 第4页 |
| 第1章 绪论 | 第7-15页 |
| 1.1 嵌入式多核处理器的发展现状 | 第7-10页 |
| 1.2 并行编程模型的发展现状 | 第10-13页 |
| 1.3 本文的主要工作和章节安排 | 第13-14页 |
| 1.4 本章小结 | 第14-15页 |
| 第2章 嵌入式多核处理器TMS320C6678 | 第15-41页 |
| 2.1 TMS320C6678概述 | 第15-16页 |
| 2.1.1 Keystone架构 | 第15页 |
| 2.1.2 C6678概述 | 第15-16页 |
| 2.2 C6678软件结构 | 第16-25页 |
| 2.2.1 PDK | 第18-20页 |
| 2.2.2 SYS/BIOS RTOS | 第20-24页 |
| 2.2.3 CToolsLib | 第24-25页 |
| 2.3 C6678的COREPAC | 第25-32页 |
| 2.3.1 CorePac组件简介 | 第25-27页 |
| 2.3.2 CorePac上的内存和Cache | 第27-29页 |
| 2.3.3 C6678的中断控制器 | 第29-32页 |
| 2.4 C6678支持的通信机制 | 第32-39页 |
| 2.4.1 进程间通信机制 | 第32-35页 |
| 2.4.2 核间通信机制 | 第35-39页 |
| 2.4.3 芯片间通信机制 | 第39页 |
| 2.5 本章小结 | 第39-41页 |
| 第3章 基于C6678的PHOENIX+MESSAGEQ模型实现 | 第41-61页 |
| 3.1 PHOENIX | 第41-43页 |
| 3.1.1 Phoenix概述 | 第41页 |
| 3.1.2 Phoenix主要流程 | 第41-43页 |
| 3.2 MESSAGEQ | 第43-45页 |
| 3.2.1 MessageQ API | 第43-44页 |
| 3.2.2 结合共享内存的MessageQ实现 | 第44-45页 |
| 3.3 基于MESSAGEQ的并行方案设计 | 第45-59页 |
| 3.3.1 整体方案设计 | 第45-46页 |
| 3.3.2 MessageQ核间通信设计 | 第46-47页 |
| 3.3.3 内存管理设置 | 第47-53页 |
| 3.3.4 具体流程说明 | 第53-59页 |
| 3.4 本章小结 | 第59-61页 |
| 第4章 基于C6678的PHOENIX+NAVIGATOR模型实现 | 第61-73页 |
| 4.1 MULTICORE NAVIGATOR | 第61-67页 |
| 4.1.1 Multicore Navigator架构 | 第61-66页 |
| 4.1.2 Navigator通信方法 | 第66-67页 |
| 4.2 基于NAVIGATOR的并行方案设计 | 第67-71页 |
| 4.2.1 Navigator核间通信设计 | 第68-71页 |
| 4.3 本章小结 | 第71-73页 |
| 第5章 基于C6678的PHOENIX模型测试与分析 | 第73-87页 |
| 5.1 CCS v5概述 | 第73-76页 |
| 5.1.1 CCS概述 | 第73-74页 |
| 5.1.2 CCS工程的建立和配置 | 第74-76页 |
| 5.2 MESSAGEQ和NAVIGATOR方案的测试与分析 | 第76-85页 |
| 5.2.1 实验测试平台 | 第76-77页 |
| 5.2.2 方案测试与分析 | 第77-85页 |
| 5.3 本章小结 | 第85-87页 |
| 第6章 总结与展望 | 第87-91页 |
| 6.1 本文的总结 | 第87页 |
| 6.2 未来的研究和发展方向 | 第87-90页 |
| 6.2.1 基于嵌入式处理器的并行模型研究 | 第87-88页 |
| 6.2.2 关于Keystone Ⅱ的研究 | 第88-90页 |
| 6.3 本章小结 | 第90-91页 |
| 致谢 | 第91-93页 |
| 参考文献 | 第93-96页 |
