基于FPGA的硬件木马检测
| 摘要 | 第4-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第14-19页 |
| 1.1 研究背景 | 第14-16页 |
| 1.2 硬件木马的定义 | 第16-17页 |
| 1.3 研究现状 | 第17-18页 |
| 1.4 论文主要内容及组织结构 | 第18-19页 |
| 第二章 硬件木马及其检测技术 | 第19-30页 |
| 2.1 硬件木马 | 第19-22页 |
| 2.1.1 木马的植入 | 第19-21页 |
| 2.1.2 硬件木马的分类 | 第21-22页 |
| 2.2 硬件木马的检测 | 第22-29页 |
| 2.2.1 物理检测 | 第23-24页 |
| 2.2.2 功能检测 | 第24-25页 |
| 2.2.3 基于BIST技术 | 第25-26页 |
| 2.2.4 旁路分析技术 | 第26-29页 |
| 2.3 本章小结 | 第29-30页 |
| 第三章 基于FPGA的硬件木马检测平台的设计 | 第30-63页 |
| 3.1 平台总体设计 | 第30-32页 |
| 3.1.1 检测平台的系统设计 | 第30-31页 |
| 3.1.2 检测平台的硬件层设计 | 第31-32页 |
| 3.2 子板功能设计 | 第32-40页 |
| 3.2.1 FPGA及管脚描述 | 第32-33页 |
| 3.2.2 外时钟电路 | 第33-34页 |
| 3.2.3 子板的电源模块 | 第34-36页 |
| 3.2.4 子板的I/O接口 | 第36-37页 |
| 3.2.5 子板的配置模块及配置接口 | 第37-40页 |
| 3.3 母板功能设计 | 第40-49页 |
| 3.3.1 JTAG配置模块 | 第40-41页 |
| 3.3.2 RS232接口电路 | 第41-42页 |
| 3.3.3 配置选项设计 | 第42-44页 |
| 3.3.4 配置功能及相关管脚总结 | 第44-45页 |
| 3.3.5 电源管理模块 | 第45-49页 |
| 3.4 PCB版图的设计 | 第49-53页 |
| 3.4.1 PCB检测板原理图设计 | 第49-51页 |
| 3.4.2 元器件选型 | 第51-53页 |
| 3.4.3 PCB检测板版图设计 | 第53页 |
| 3.5 检测平台的软件层设计 | 第53-60页 |
| 3.5.1 整体结构 | 第53-54页 |
| 3.5.2 AES加密模块 | 第54-57页 |
| 3.5.3 硬件木马模块 | 第57-59页 |
| 3.5.4 环形振荡器 | 第59-60页 |
| 3.6 电路综合结果及实验平台实物 | 第60-62页 |
| 3.7 本章小结 | 第62-63页 |
| 第四章 自动测试平台的搭建 | 第63-70页 |
| 4.1 LabVIEW说明 | 第63-64页 |
| 4.2 实验数据的发送,系统前面板设计 | 第64-67页 |
| 4.3 实验数据的自动采集 | 第67-69页 |
| 4.4 本章小结 | 第69-70页 |
| 第五章 硬件木马检测实验 | 第70-78页 |
| 5.1 基于多参数的硬件木马检测方法 | 第70-72页 |
| 5.2 测试结果及分析 | 第72-77页 |
| 5.3 本章小结 | 第77-78页 |
| 总结 | 第78-80页 |
| 参考文献 | 第80-83页 |
| 攻读学位期间发表的论文 | 第83-85页 |
| 致谢 | 第85-86页 |
| 附录 | 第86-88页 |
