卷积Turbo码编译码器FPGA实现的研究
| 摘要 | 第1-5页 |
| Abstract | 第5-9页 |
| 第一章 绪论 | 第9-11页 |
| ·课题背景 | 第9-10页 |
| ·研究现状 | 第10页 |
| ·论文内容安排 | 第10-11页 |
| 第二章 CTC 编码器原理及其FPGA 实现 | 第11-25页 |
| ·CTC 编码器原理 | 第11-15页 |
| ·预编码器 | 第11-12页 |
| ·编码器 | 第12页 |
| ·序列交织器 | 第12-13页 |
| ·子块交织器 | 第13-15页 |
| ·删余 | 第15页 |
| ·CTC 编码器的FPGA 实现 | 第15-25页 |
| ·编码器顶层模块设计 | 第15-16页 |
| ·编码器功能模块划分 | 第16-17页 |
| ·编码器流水线设计 | 第17-19页 |
| ·generate_subblocks 模块设计 | 第19-23页 |
| ·read_subblocks 模块设计 | 第23-25页 |
| 第三章 CTC 译码算法 | 第25-35页 |
| ·译码原理介绍 | 第25-26页 |
| ·MAP 译码算法 | 第26-32页 |
| ·前向状态度量的计算 | 第28-29页 |
| ·后向状态度量的计算 | 第29页 |
| ·分支度量的计算 | 第29-31页 |
| ·外部信息的计算 | 第31页 |
| ·MAP 译码算法步骤 | 第31-32页 |
| ·Max-log-MAP 译码算法 | 第32-35页 |
| 第四章 CTC 译码器设计 | 第35-53页 |
| ·时序分析基础及时序优化 | 第35-38页 |
| ·译码器顶层模块设计 | 第38-39页 |
| ·译码器流水线设计及功能模块划分 | 第39-40页 |
| ·数据分离模块设计 | 第40-42页 |
| ·子译码器模块设计 | 第42-51页 |
| ·外部信息计算流程设计 | 第42-44页 |
| ·子译码器功能模块划分 | 第44-45页 |
| ·前向状态度量计算单元设计 | 第45-48页 |
| ·后向状态度量计算单元设计 | 第48页 |
| ·外部信息计算单元设计 | 第48-50页 |
| ·控制单元设计 | 第50-51页 |
| ·数据缓存模块设计 | 第51-53页 |
| 第五章 仿真与验证 | 第53-57页 |
| ·仿真验证的原理与方法 | 第53页 |
| ·仿真方案 | 第53-55页 |
| ·资源消耗及性能分析 | 第55-57页 |
| 第六章 结论 | 第57-58页 |
| 参考文献 | 第58-60页 |
| 致谢 | 第60页 |
