数字荧光示波器波形录制和分析功能硬件设计
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第10-14页 |
| 1.1 本文研究背景 | 第10-11页 |
| 1.2 国内外研究现状 | 第11-12页 |
| 1.3 本课题主要贡献与创新 | 第12-13页 |
| 1.4 论文的任务和结构安排 | 第13-14页 |
| 第二章 波形录制与分析总体结构与方案设计 | 第14-28页 |
| 2.1 波形实录制方案分析 | 第14-23页 |
| 2.1.1 存储器选取分析 | 第17-19页 |
| 2.1.2 分段录制整体方案介绍 | 第19-23页 |
| 2.2 硬件波形分析方案设计 | 第23-25页 |
| 2.3 硬件平台总体结构 | 第25-27页 |
| 2.4 本章小结 | 第27-28页 |
| 第三章 分段存储功能设计 | 第28-55页 |
| 3.1 总体分段录制的原理 | 第28-31页 |
| 3.1.1 分段存储具体结构设计 | 第28-31页 |
| 3.1.2 分段存储的设置 | 第31页 |
| 3.2 DDR3读写模式控制 | 第31-34页 |
| 3.3 录制控制器的设计 | 第34-42页 |
| 3.3.1 波形录制控制的设计 | 第35-38页 |
| 3.3.2 单幅波形的录制控制 | 第38-42页 |
| 3.4 读写地址与命令生成模块的设计 | 第42-50页 |
| 3.4.1 环形回写技术 | 第42-48页 |
| 3.4.2 地址与数据的跨时钟域对接模块 | 第48-50页 |
| 3.5 DDR3三维映射交互控制器的设计 | 第50-54页 |
| 3.5.1 数据读取的设计 | 第50-52页 |
| 3.5.2 三维映射读取数据状态机设计 | 第52-54页 |
| 3.6 本章小结 | 第54-55页 |
| 第四章 波形分析功能设计 | 第55-66页 |
| 4.1 模板测试技术 | 第55-56页 |
| 4.2 Passfail测试 | 第56-60页 |
| 4.3 轨迹测试 | 第60-62页 |
| 4.4 标准模版测试 | 第62-65页 |
| 4.5 本章小节 | 第65-66页 |
| 第五章 功能验证与测试 | 第66-78页 |
| 5.1 波形分段录制代码运行状态的验证 | 第66-73页 |
| 5.1.1 DDR3读写模式控制模块的验证 | 第66-68页 |
| 5.1.2 波形录制控制模块的验证 | 第68-70页 |
| 5.1.3 单幅波形的录制控制模块的验证 | 第70-71页 |
| 5.1.4 环形回写技术的验证 | 第71-73页 |
| 5.2 波形分段录制功能的验证 | 第73-74页 |
| 5.3 波形分析功能的验证 | 第74-77页 |
| 5.3.1 Passfail测试的验证 | 第74-75页 |
| 5.3.2 轨迹测试的验证 | 第75-77页 |
| 5.4 本章小结 | 第77-78页 |
| 第六章 结论与展望 | 第78-80页 |
| 6.1 课题结论 | 第78-79页 |
| 6.2 课题展望 | 第79-80页 |
| 致谢 | 第80-81页 |
| 参考文献 | 第81-82页 |
| 攻硕期间取得的研究成果 | 第82-83页 |
