| 致谢 | 第1-6页 |
| 摘要 | 第6-7页 |
| ABSTRACT | 第7-11页 |
| 1 绪论 | 第11-19页 |
| ·研究背景 | 第11-13页 |
| ·时钟同步在电力系统中的应用 | 第11-12页 |
| ·IEC 61850标准对时钟同步的要求 | 第12-13页 |
| ·研究历史及现状 | 第13-15页 |
| ·同步系统发展历史 | 第13页 |
| ·当前电力系统中常用同步方式 | 第13-15页 |
| ·研究意义 | 第15-16页 |
| ·单一时间源GPS的不足 | 第15页 |
| ·电力系统中现行同步方式的不足 | 第15-16页 |
| ·本项目简介 | 第16-19页 |
| ·本文设计目标 | 第17页 |
| ·本文的组织结构 | 第17-19页 |
| 2 时钟同步理论与IEEE-1588标准精确时间协议 | 第19-29页 |
| ·时钟同步理论 | 第19-22页 |
| ·时间标准 | 第19-20页 |
| ·时间同步 | 第20页 |
| ·同步时间源 | 第20-22页 |
| ·IEEE-1588标准精确时间协议 | 第22-29页 |
| ·协议简介 | 第22页 |
| ·协议发展历史 | 第22-23页 |
| ·PTP协议的特点 | 第23页 |
| ·PTP协议时钟同步系统的构成 | 第23-24页 |
| ·PTP协议时钟同步原理 | 第24-27页 |
| ·误差分析及消除 | 第27-29页 |
| 3 电力系统时钟同步装置整体的实现 | 第29-45页 |
| ·电力系统时钟同步装置的特点 | 第29页 |
| ·时钟同步系统构成方式 | 第29-31页 |
| ·基本式时间同步系统的组成 | 第29-30页 |
| ·主从式时间同步系统的组成 | 第30-31页 |
| ·主备式时间同步系统的组成 | 第31页 |
| ·硬件实现方案 | 第31-40页 |
| ·装置功能模块组成方式 | 第31-32页 |
| ·装置硬件结构 | 第32-33页 |
| ·总线板 | 第33-35页 |
| ·GPS输入板(CPU控制板) | 第35-38页 |
| ·显示板 | 第38-39页 |
| ·北斗输入板 | 第39页 |
| ·其他输入板 | 第39-40页 |
| ·输出板 | 第40页 |
| ·软件实现方案 | 第40-45页 |
| ·整体方案 | 第40-41页 |
| ·GPS输入板(CPU控制板) | 第41-43页 |
| ·输出板 | 第43-45页 |
| 4 基于IEEE-1588协议的网络授时输出 | 第45-73页 |
| ·元件选型 | 第45-50页 |
| ·网络接口芯片 | 第45-48页 |
| ·系统处理器选择 | 第48-50页 |
| ·网络输出板硬件设计 | 第50-56页 |
| ·总体方案 | 第50-51页 |
| ·信号输入 | 第51-52页 |
| ·板内电源处理 | 第52-53页 |
| ·FPGA及周边电路 | 第53-55页 |
| ·以太网驱动芯片-DP83640 | 第55-56页 |
| ·标准网络接口-RJ45 | 第56页 |
| ·软件设计平台及语言 | 第56-59页 |
| ·Verilog HDL语言设计方法 | 第56-59页 |
| ·Quartus Ⅱ设计平台 | 第59页 |
| ·网络输出板软件设计 | 第59-73页 |
| ·SOPC技术 | 第59-60页 |
| ·总体模块设计 | 第60-62页 |
| ·解码模块 | 第62页 |
| ·SDRAM | 第62-63页 |
| ·协议处理器 | 第63-67页 |
| ·MAC协议栈(Triple Speed Ethernet V10.0) | 第67-71页 |
| ·PLL处理 | 第71-73页 |
| 5 测试结果、总结及未来展望 | 第73-85页 |
| ·时钟同步装置测试 | 第73-76页 |
| ·检测依据 | 第73页 |
| ·检测设备 | 第73页 |
| ·检测项目 | 第73-74页 |
| ·检测结果 | 第74-76页 |
| ·PTP协议网络输出板测试 | 第76-81页 |
| ·课题总结 | 第81-82页 |
| ·课题展望 | 第82-85页 |
| 参考文献 | 第85-89页 |
| 附录A | 第89-91页 |
| 附录B | 第91-95页 |
| 作者简历 | 第95-99页 |
| 学位论文数据集 | 第99页 |