嵌入式SDRAM控制器的设计与验证
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第11-12页 |
| 缩略语对照表 | 第12-16页 |
| 第一章 绪论 | 第16-20页 |
| 1.1 引言 | 第16-17页 |
| 1.2 国内外研究现状 | 第17-18页 |
| 1.2.1 SDRAM存储器的发展 | 第17页 |
| 1.2.2 嵌入式SDRAM控制的研究 | 第17-18页 |
| 1.3 课题研究内容 | 第18-19页 |
| 1.4 论文结构 | 第19-20页 |
| 第二章 嵌入式系统简介与SDRAM工作原理 | 第20-30页 |
| 2.1 嵌入式系统的概念与优势 | 第20-21页 |
| 2.2 SoC系统的基本组成 | 第21-23页 |
| 2.2.1 SoC中常用的处理器 | 第21-22页 |
| 2.2.2 SoC中常用的总线 | 第22-23页 |
| 2.3 SDRAM存储器 | 第23-28页 |
| 2.3.2 基本概念 | 第24-25页 |
| 2.3.3 基本操作 | 第25-28页 |
| 2.4 本章小结 | 第28-30页 |
| 第三章 SDRAM控制器的模块设计 | 第30-54页 |
| 3.1 SDRAM控制器架构 | 第30-32页 |
| 3.1.1 设计理论 | 第30-31页 |
| 3.1.2 SDRAM控制器模块划分 | 第31-32页 |
| 3.2 PLB Slave接口模块 | 第32页 |
| 3.3 DCR接口模块 | 第32-34页 |
| 3.3.1 设计思路 | 第32-33页 |
| 3.3.2 实现方法 | 第33-34页 |
| 3.4 跨时钟域传输模块 | 第34-38页 |
| 3.4.1 设计思路 | 第34-35页 |
| 3.4.2 实现方法 | 第35-38页 |
| 3.5 存储器控制模块 | 第38-53页 |
| 3.5.2 地址控制模块 | 第39-40页 |
| 3.5.3 总线仲裁模块 | 第40-41页 |
| 3.5.4 自动刷新模块 | 第41-42页 |
| 3.5.5 寄存器分配模块 | 第42-45页 |
| 3.5.6 状态机控制模块 | 第45-48页 |
| 3.5.7 数据控制模块 | 第48-50页 |
| 3.5.8 页面控制模块 | 第50-53页 |
| 3.6 本章小结 | 第53-54页 |
| 第四章 验证平台与仿真结果 | 第54-72页 |
| 4.1 软硬件协同验证 | 第54-56页 |
| 4.1.1 硬件与软件系统的构建 | 第54页 |
| 4.1.2 SoC软硬件协同验证平台 | 第54-56页 |
| 4.2 验证平台 | 第56-58页 |
| 4.2.1 验证平台结构 | 第56-57页 |
| 4.2.2 验证流程管理 | 第57-58页 |
| 4.3 SDRAM存储芯片模型 | 第58-63页 |
| 4.3.1 命令使能 | 第58页 |
| 4.3.2 设置模式寄存器 | 第58-59页 |
| 4.3.3 设定时间参数与时间变量 | 第59-60页 |
| 4.3.4 操作逻辑 | 第60-62页 |
| 4.3.5 流水线设计 | 第62-63页 |
| 4.4 测试程序开发 | 第63-64页 |
| 4.4.1 C语言程序开发 | 第63-64页 |
| 4.4.2 证功能点的划分 | 第64页 |
| 4.5 仿真结果 | 第64-70页 |
| 4.5.1 寄存器读、写功能验证 | 第64-65页 |
| 4.5.2 寄存器中断功能验证 | 第65-66页 |
| 4.5.3 地址译码功能验证 | 第66-67页 |
| 4.5.4 页面开放模式验证 | 第67页 |
| 4.5.5 SDRAM控制器工作方式验证 | 第67-68页 |
| 4.5.6 错误注入及监控寄存器验证 | 第68-70页 |
| 4.6 本章小结 | 第70-72页 |
| 第五章 总结与展望 | 第72-74页 |
| 5.1 总结 | 第72-73页 |
| 5.2 展望 | 第73-74页 |
| 参考文献 | 第74-76页 |
| 致谢 | 第76-78页 |
| 作者简介 | 第78-79页 |
