一种短波跳频系统模块的构建及实现
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-12页 |
| 第一章 绪论 | 第12-20页 |
| ·通信技术概述 | 第12-15页 |
| ·无线通信概述 | 第12-13页 |
| ·高性能处理器概述 | 第13-14页 |
| ·高速数据传输技术概述 | 第14-15页 |
| ·短波通信技术概述 | 第15-16页 |
| ·跳频技术概述 | 第16-18页 |
| ·本文研究内容及结构 | 第18-20页 |
| 第二章 系统方案及硬件平台设计 | 第20-40页 |
| ·系统设计流程 | 第20-21页 |
| ·短波跳频系统方案 | 第21-25页 |
| ·系统性能指标 | 第21页 |
| ·系统方案 | 第21-23页 |
| ·硬件平台方案 | 第23-25页 |
| ·芯片选型 | 第25-30页 |
| ·A/D 芯片的选取 | 第25-26页 |
| ·FLASH 芯片的选取 | 第26页 |
| ·FPGA 芯片的选取 | 第26-28页 |
| ·DSP 芯片的选取 | 第28-30页 |
| ·硬件平台设计 | 第30-39页 |
| ·A/D 和FPGA 的连接 | 第31-33页 |
| ·FLASH 和DSP 的连接 | 第33-34页 |
| ·DSP 和FPGA 之间的总线连接 | 第34-35页 |
| ·RapidIO 接口的设计 | 第35-38页 |
| ·实物图 | 第38-39页 |
| ·本章小结 | 第39-40页 |
| 第三章 硬件平台的实现 | 第40-83页 |
| ·硬件平台实现方案 | 第40-41页 |
| ·系统的自启动 | 第41-52页 |
| ·FLASH 的烧写 | 第41-46页 |
| ·DSP 的自启动 | 第46-48页 |
| ·FPGA 的配置 | 第48-52页 |
| ·DSP 芯片及相关外设的实现 | 第52-63页 |
| ·芯片模块的使能 | 第53-55页 |
| ·PLL 的初始化 | 第55-57页 |
| ·EMIFA 初始化 | 第57-59页 |
| ·DDR2 模块初始化 | 第59页 |
| ·中断配置 | 第59-63页 |
| ·RapidIO 接口的实现 | 第63-82页 |
| ·RapidIO 协议概述 | 第63-67页 |
| ·DSP 芯片SRIO 模块的配置 | 第67-72页 |
| ·SRIO 的中断单元 | 第72-73页 |
| ·FPGA 自环 | 第73-75页 |
| ·DSP 自环 | 第75-78页 |
| ·系统SRIO 的初始化 | 第78-82页 |
| ·本章小结 | 第82-83页 |
| 第四章 硬件平台性能测试 | 第83-96页 |
| ·电源测试 | 第83-85页 |
| ·系统自启动测试 | 第85-86页 |
| ·中断测试 | 第86-87页 |
| ·FLASH 测试 | 第87-88页 |
| ·DDR2 SDRAM 测试 | 第88-90页 |
| ·RapidIO 数据传输测试 | 第90-95页 |
| ·眼图测试 | 第90页 |
| ·FPGA—>DSP | 第90-92页 |
| ·DSP—>FPGA—>DSP | 第92-95页 |
| ·RapidIO 效率 | 第95页 |
| ·本章小结 | 第95-96页 |
| 第五章 结束语 | 第96-97页 |
| ·本文贡献与结论 | 第96页 |
| ·下一步的研究工作 | 第96-97页 |
| 致谢 | 第97-98页 |
| 参考文献 | 第98-100页 |
| 攻读硕士学位期间的研究成果 | 第100-101页 |
| 个人简历 | 第101-102页 |
