通用CPU架构的8051指令集嵌入式微处理器设计与验证
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-8页 |
| 第一章 引言 | 第8-12页 |
| ·工程背景 | 第8页 |
| ·微处理器设计发展现状 | 第8-9页 |
| ·现有8051 指令集微处理器历史局限性分析 | 第9-10页 |
| ·论文工作 | 第10-11页 |
| ·论文结构 | 第11-12页 |
| 第二章 体系结构设计综述 | 第12-15页 |
| 第三章 指令流水线设计 | 第15-29页 |
| ·指令流水线设计综述 | 第15-16页 |
| ·顺序流动的前端指令流水线设计 | 第16-22页 |
| ·指令块预取 | 第16页 |
| ·指令取指 | 第16-17页 |
| ·分支预测 | 第17-19页 |
| ·指令译码 | 第19-22页 |
| ·动态调度的后端指令流水线设计 | 第22-29页 |
| ·动态调度综述 | 第22-23页 |
| ·寄存器重命名 | 第23-24页 |
| ·指令发射 | 第24-26页 |
| ·指令执行 | 第26页 |
| ·指令写回 | 第26-27页 |
| ·指令提交 | 第27-29页 |
| 第四章 执行单元设计 | 第29-32页 |
| ·整数，逻辑和位寻运算单元 | 第29-30页 |
| ·LOAD/STORE 部件 | 第30-31页 |
| ·分支执行部件 | 第31-32页 |
| 第五章 存储管理子系统 | 第32-45页 |
| ·存储子系统概述 | 第32-33页 |
| ·一级指令CACHE | 第33-37页 |
| ·映像方式 | 第34-35页 |
| ·存储器的写策略 | 第35-36页 |
| ·Cache 的性能分析 | 第36-37页 |
| ·数据存储 | 第37-38页 |
| ·输入输设备出空间 | 第38-44页 |
| ·中断扩展 | 第39页 |
| ·外部存设备读写接口 | 第39-40页 |
| ·外部I/O 接口 | 第40-41页 |
| ·定时器 | 第41-44页 |
| ·UART: | 第44页 |
| ·在线烧录 | 第44-45页 |
| 第六章 验证和结果分析 | 第45-52页 |
| ·本课题设计验证流程综述 | 第45页 |
| ·功能文档时序描述和测试激励编写 | 第45-47页 |
| ·RTL 编码和仿真: | 第47-49页 |
| ·FPGA 验证 | 第49-50页 |
| ·验证结果分析 | 第50-52页 |
| 第七章 结论和今后工作 | 第52-53页 |
| 致谢 | 第53-54页 |
| 参考文献 | 第54-56页 |
| 攻硕期间取得的研究成果 | 第56-57页 |
