基于FPGA的电子式互感器合并单元研制
| 摘要 | 第1-5页 |
| Abstract | 第5-9页 |
| 1 绪论 | 第9-14页 |
| ·智能变电站 | 第9-10页 |
| ·智能变电站的定义和特点 | 第9-10页 |
| ·智能变电站的体系结构 | 第10页 |
| ·电子式互感器 | 第10-13页 |
| ·电子式互感器分类及其特点 | 第11-12页 |
| ·国内外电子式互感器研究情况及前景展望 | 第12-13页 |
| ·论文的主要内容及章节安排 | 第13-14页 |
| 2 合并单元的模型建立 | 第14-21页 |
| ·IEC61850通讯协议 | 第14-16页 |
| ·制定背景 | 第14页 |
| ·主要内容 | 第14-16页 |
| ·变电站自动化系统体系 | 第16页 |
| ·合并单元的服务器模型 | 第16-20页 |
| ·合并单元的定义 | 第16-17页 |
| ·合并单元的功能 | 第17-19页 |
| ·服务器模型 | 第19-20页 |
| ·小结 | 第20-21页 |
| 3 合并单元的设计方案 | 第21-30页 |
| ·主控芯片FPGA | 第21-23页 |
| ·软件环境 | 第23-25页 |
| ·Quartus Ⅱ简介 | 第23-24页 |
| ·Verilog HDL简介 | 第24-25页 |
| ·Modelsim简介 | 第25页 |
| ·嵌入式以太网技术 | 第25-28页 |
| ·概述 | 第25-26页 |
| ·相关芯片选型 | 第26-28页 |
| ·系统设计方案 | 第28-29页 |
| ·小结 | 第29-30页 |
| 4 合并单元硬件和软件设计实现 | 第30-50页 |
| ·硬件电路设计 | 第30-32页 |
| ·LAN9215硬件部分 | 第30-31页 |
| ·ICS1889和HFBR5103硬件部分 | 第31-32页 |
| ·软件系统设计 | 第32-49页 |
| ·采样脉冲同步模块 | 第33-36页 |
| ·采样数据处理模块 | 第36-42页 |
| ·数据帧发送模块 | 第42-49页 |
| ·小结 | 第49-50页 |
| 5 合并单元软件仿真与系统功能测试 | 第50-54页 |
| ·软件仿真 | 第50-51页 |
| ·采样脉冲同步模块仿真 | 第50页 |
| ·曼彻斯特解码模块仿真 | 第50-51页 |
| ·系统功能测试 | 第51-53页 |
| ·小结 | 第53-54页 |
| 结论 | 第54-55页 |
| 参考文献 | 第55-57页 |
| 攻读硕士学位期间发表学术论文情况 | 第57-58页 |
| 致谢 | 第58-59页 |
