| 中文摘要 | 第3-4页 |
| Abstract | 第4页 |
| 第1章 绪论 | 第8-12页 |
| 1.1 课题研究的目的与意义 | 第8页 |
| 1.2 国内外同类课题研究现状及发展趋势 | 第8-10页 |
| 1.3 论文主要工作内容及安排 | 第10-12页 |
| 第2章 A/D转换器原理基础与类型分析 | 第12-22页 |
| 2.1 A/D转换器的基本原理 | 第12-13页 |
| 2.2 A/D转换器的主要性能指标分析 | 第13-16页 |
| 2.2.1 静态特性 | 第13-15页 |
| 2.2.2 动态特性 | 第15-16页 |
| 2.3 A/D转换器类型分析 | 第16-20页 |
| 2.3.1 快闪型(Flash)A/D转换器 | 第16-17页 |
| 2.3.2 两步(two-step)结构A/D转换器 | 第17-18页 |
| 2.3.3 逐次逼近型A/D转换器(SAR ADC) | 第18-19页 |
| 2.3.4 流水线型A/D转换器(Pipeline ADC) | 第19-20页 |
| 2.3.5 过采样型A/D转换器(Σ-Δ ADC) | 第20页 |
| 2.4 本章小结 | 第20-22页 |
| 第3章 流水线ADC的基本原理及特性分析 | 第22-34页 |
| 3.1 流水线ADC的基本工作原理 | 第22-23页 |
| 3.2 流水线ADC结构的确定 | 第23-24页 |
| 3.3 流水线ADC的非理想特性 | 第24-30页 |
| 3.3.1 运算放大器的非理想特性 | 第24-26页 |
| 3.3.2 比较器的失调 | 第26-27页 |
| 3.3.3 电荷注入和时钟馈通 | 第27-29页 |
| 3.3.4 热噪声 | 第29-30页 |
| 3.4 数字校正技术 | 第30-33页 |
| 3.5 本章小结 | 第33-34页 |
| 第4章 流水线ADC单元电路的设计与仿真 | 第34-62页 |
| 4.1 采样保持电路中各模块的设计与仿真 | 第34-48页 |
| 4.1.1 增益自举开关 | 第36-39页 |
| 4.1.2 运算放大器 | 第39-45页 |
| 4.1.3 电压偏置电路 | 第45-46页 |
| 4.1.4 共模反馈电路(CMFB) | 第46-47页 |
| 4.1.5 采样保持电路整体仿真 | 第47-48页 |
| 4.2 1.5 位/级模数转换器的设计 | 第48-53页 |
| 4.2.1 Sub-ADC的设计 | 第49-50页 |
| 4.2.2 Sub-DAC的设计 | 第50-51页 |
| 4.2.3 MDAC的设计 | 第51-53页 |
| 4.3 最后一级 2 bits Flash ADC的设计 | 第53-55页 |
| 4.4 时钟产生电路的设计 | 第55-56页 |
| 4.5 数字电路 | 第56-59页 |
| 4.5.1 延时电路的设计 | 第56-58页 |
| 4.5.2 数字校正电路的设计 | 第58-59页 |
| 4.5.3 数字部分整体设计 | 第59页 |
| 4.6 流水线ADC整体电路的设计 | 第59-61页 |
| 4.7 本章小结 | 第61-62页 |
| 第5章 流水线ADC版图设计与验证 | 第62-64页 |
| 5.1 版图的设计规则 | 第62-63页 |
| 5.2 流水线ADC版图的设计与验证 | 第63页 |
| 5.3 本章小结 | 第63-64页 |
| 结论 | 第64-66页 |
| 参考文献 | 第66-72页 |
| 致谢 | 第72页 |
