应用于阵列式时间数字转换器的D触发器设计
| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第一章 绪论 | 第9-15页 |
| 1.1 研究背景与意义 | 第9-10页 |
| 1.2 国内外研究现状及发展趋势 | 第10-13页 |
| 1.3 研究内容与设计指标 | 第13-14页 |
| 1.3.1 研究内容 | 第13页 |
| 1.3.2 设计指标 | 第13-14页 |
| 1.4 论文组织结构 | 第14-15页 |
| 第二章 DFF模型分析 | 第15-33页 |
| 2.1 DFF动态特性 | 第15-21页 |
| 2.1.1 DFF应用类型 | 第15页 |
| 2.1.2 建立保持时间 | 第15-18页 |
| 2.1.3 DFF数据锁存误码 | 第18-20页 |
| 2.1.4 传输延迟 | 第20-21页 |
| 2.2 动态主从型DFF | 第21-27页 |
| 2.2.1 经典电路结构 | 第21-22页 |
| 2.2.2 经典结构建立时间 | 第22-23页 |
| 2.2.3 经典结构保持时间 | 第23-24页 |
| 2.2.4 经典结构建立保持 | 第24-25页 |
| 2.2.5 经典结构传输延迟 | 第25页 |
| 2.2.6 TSPC电路 | 第25-27页 |
| 2.3 半静态主从型DFF | 第27-28页 |
| 2.3.1 建立保持时间 | 第27-28页 |
| 2.3.2 传输延迟 | 第28页 |
| 2.4 灵敏放大器型DFF | 第28-30页 |
| 2.4.1 建立保持时间 | 第28-30页 |
| 2.4.2 传输延时 | 第30页 |
| 2.5 不同结构DFF动态特性对比 | 第30-31页 |
| 2.6 本章小结 | 第31-33页 |
| 第三章 低锁存误码DFF设计 | 第33-59页 |
| 3.1 半静态主从式DFF | 第33-37页 |
| 3.1.1 结构改进 | 第33-34页 |
| 3.1.2 反相传输门与三态门的对比 | 第34-36页 |
| 3.1.3 驱动力 | 第36-37页 |
| 3.2 经典动态主从式DFF | 第37-45页 |
| 3.2.1 经典结构 | 第37-41页 |
| 3.2.2 晶体管漏电分析 | 第41-45页 |
| 3.3 TSPC | 第45-53页 |
| 3.3.1 毛刺问题 | 第45-46页 |
| 3.3.2 电路结构改进 | 第46-48页 |
| 3.3.3 参数优化 | 第48-50页 |
| 3.3.4 仿真分析 | 第50-53页 |
| 3.4 灵敏放大器型DFF | 第53-57页 |
| 3.4.1 基本灵敏放大器型SAFF | 第53-55页 |
| 3.4.2 改进灵敏放大器SAFF1 | 第55-57页 |
| 3.5 本章小结 | 第57-59页 |
| 第四章 版图设计与后仿真验证 | 第59-67页 |
| 4.1 DFF版图设计 | 第59-62页 |
| 4.1.1 半静态主从式DFF | 第59-60页 |
| 4.1.2 动态主从式DFF | 第60-61页 |
| 4.1.3 TSPC | 第61页 |
| 4.1.4 灵敏放大器型 | 第61-62页 |
| 4.2 后仿真分析 | 第62-65页 |
| 4.2.1 寄生参数提取与优化 | 第62-63页 |
| 4.2.2 动态主从式DFF | 第63-65页 |
| 4.2.3 半静态主从式DFF | 第65页 |
| 4.2.4 灵敏放大器型 | 第65页 |
| 4.3 本章小结 | 第65-67页 |
| 第五章 DFF芯片测试与验证 | 第67-79页 |
| 5.1 测试电路设计 | 第67-69页 |
| 5.2 测试准备 | 第69-72页 |
| 5.2.1 待测芯片 | 第69-70页 |
| 5.2.2 PCB设计 | 第70-71页 |
| 5.2.3 测试台搭建 | 第71-72页 |
| 5.3 芯片测试 | 第72-78页 |
| 5.4 本章小结 | 第78-79页 |
| 第六章 总结与展望 | 第79-81页 |
| 6.1 论文总结 | 第79-80页 |
| 6.2 研究展望 | 第80-81页 |
| 参考文献 | 第81-85页 |
| 致谢 | 第85-87页 |
| 攻读硕士学位期间发表的论文 | 第87页 |
