基于Petri网的ASIP体系结构研究
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-8页 |
| 1 绪论 | 第8-13页 |
| ·ASIP 出现的背景 | 第8-9页 |
| ·ASIP 技术优势 | 第9-10页 |
| ·国内外 ASIP 的研究现状与发展趋势 | 第10-11页 |
| ·本文研究目标和主要研究内容 | 第11-12页 |
| ·论文安排 | 第12-13页 |
| 2 ASIP 设计方法学 | 第13-18页 |
| ·ASIP 设计技术 | 第13-14页 |
| ·软硬件协同设计方法 | 第14-15页 |
| ·系统级的设计方法介绍 | 第15-16页 |
| ·设计方法的对比 | 第16-17页 |
| ·本章小结 | 第17-18页 |
| 3 ASIP 处理器架构研究 | 第18-38页 |
| ·CISC 与 RISC 处理器 | 第19-22页 |
| ·ASIP 处理器核的选用 | 第22-23页 |
| ·MIPS 指令集 | 第23-32页 |
| ·MIPS 指令集介绍 | 第23-25页 |
| ·MIPS 指令集的指令分类 | 第25-26页 |
| ·MIPS 指令集的寻址方式 | 第26-27页 |
| ·MIPS 处理器的指令集 | 第27-32页 |
| ·流水线技术 | 第32-37页 |
| ·本章小节 | 第37-38页 |
| 4 MIPS 处理器的设计 | 第38-68页 |
| ·辅助逻辑模块的设计 | 第38-52页 |
| ·译码器 | 第38-39页 |
| ·数据选择器 | 第39页 |
| ·时序节拍发生器 | 第39-40页 |
| ·逻辑运算器的设计 | 第40-41页 |
| ·算术运算器的设计 | 第41-46页 |
| ·算术逻辑单元 ALU 的设计 | 第46-49页 |
| ·寄存器堆的设计 | 第49-52页 |
| ·处理器的流水线设计 | 第52-64页 |
| ·流水线 CPU 取指令阶段（IF）的设计 | 第52-55页 |
| ·流水线 CPU 指令译码阶段（ID）的设计 | 第55-62页 |
| ·流水线 CPU 指令执行阶段（EXE）的设计 | 第62-63页 |
| ·流水线 CPU 访问存储器阶段（MEM）的设计 | 第63页 |
| ·流水线 CPU 寄存器写回阶段（WB）的设计 | 第63-64页 |
| ·处理器总成 | 第64-65页 |
| ·时序仿真 | 第65-67页 |
| ·本章小节 | 第67-68页 |
| 5 Petri 网流水线模型的研究 | 第68-85页 |
| ·Petri 网概述 | 第68-69页 |
| ·Petri 网的定义与特性 | 第69-72页 |
| ·Petri 网的硬件描述 | 第72-78页 |
| ·Petri 网硬件描述实现 | 第72-76页 |
| ·Petri 网元件库建立 | 第76-78页 |
| ·Petri 网流水线模型 | 第78-84页 |
| ·内存访问 | 第80-81页 |
| ·通用寄存器堆的访问 | 第81-83页 |
| ·数据信号的争夺与数据访问冲突 | 第83页 |
| ·数据的写入 | 第83-84页 |
| ·本章小节 | 第84-85页 |
| 6 总结与展望 | 第85-87页 |
| ·结论 | 第85页 |
| ·展望 | 第85-87页 |
| 致谢 | 第87-88页 |
| 参考文献 | 第88-90页 |
