| 摘要 | 第1-4页 |
| ABSTRACT | 第4-8页 |
| 第一章 绪论 | 第8-17页 |
| ·课题的背景与意义 | 第8页 |
| ·加法器的研究现状 | 第8-10页 |
| ·加法器的一般原理 | 第10-12页 |
| ·半加器 | 第10页 |
| ·全加器 | 第10-11页 |
| ·n位加法器 | 第11-12页 |
| ·加法器的性能指标 | 第12页 |
| ·常用加法器 | 第12-16页 |
| ·行波进位加法器RCA | 第12-13页 |
| ·超前进位加法器CLA | 第13-14页 |
| ·选择进位加法器CSeA | 第14页 |
| ·进位完成检测加法器CCSA | 第14-16页 |
| ·论文研究内容及论文结构 | 第16-17页 |
| 第二章 并行反馈进位加法器的基本原理 | 第17-24页 |
| ·构造方法 | 第17-18页 |
| ·电路性质 | 第18-21页 |
| ·半加触发器性质 | 第18-19页 |
| ·PFCA电路性质 | 第19-21页 |
| ·性能分析 | 第21-22页 |
| ·PFCA硬件实现时存在的问题 | 第22-23页 |
| ·本章小结 | 第23-24页 |
| 第三章 PFCA的FPGA实现及其时序仿真 | 第24-32页 |
| ·FPOA设计概述 | 第24-26页 |
| ·EDA技术 | 第24页 |
| ·FPGA技术及其开发流程 | 第24-25页 |
| ·硬件描述语言HDL | 第25-26页 |
| ·PFCA的FPGA实现 | 第26-30页 |
| ·FPGA实现的解决方案 | 第26-27页 |
| ·FPGA实现的Verilog代码 | 第27-28页 |
| ·FPGA实现的参数设置 | 第28-29页 |
| ·FPGA时序仿真 | 第29-30页 |
| ·PFCA仿真结果分析与比较 | 第30-31页 |
| ·面积分析 | 第30页 |
| ·速度分析 | 第30-31页 |
| ·FPGA实现的进一步思考 | 第31页 |
| ·本章小结 | 第31-32页 |
| 第四章 PFCA的GNOS门电路实现及其HSPICE仿真 | 第32-46页 |
| ·CMOS电路 | 第32-35页 |
| ·CMOS常用门电路 | 第32-34页 |
| ·CMOS电路特点 | 第34-35页 |
| ·PFCA的CMOS门电路实现 | 第35-38页 |
| ·PFCA硬件实现的解决方案 | 第35-36页 |
| ·PFCA启动和完成机制 | 第36页 |
| ·PFCA驱动电路 | 第36-37页 |
| ·PFCA基本运算单元 | 第37-38页 |
| ·HSPICE仿真 | 第38-42页 |
| ·半加触发器仿真 | 第39页 |
| ·2位PFCA时序分析 | 第39-41页 |
| ·n位PFCA仿真 | 第41-42页 |
| ·仿真结果分析与比较 | 第42-44页 |
| ·面积分析 | 第43页 |
| ·速度分析 | 第43-44页 |
| ·本章小结 | 第44-46页 |
| 第五章 PFCA可靠·性分析 | 第46-53页 |
| ·数字设计的质量评价 | 第46页 |
| ·PFCA可靠性分析 | 第46-50页 |
| ·4位PFCA | 第47-48页 |
| ·多位PFCA | 第48-50页 |
| ·PFCA改进电路 | 第50-52页 |
| ·PFCA电路的竞争-冒险现象 | 第50页 |
| ·PFCA竞争-冒险的消除 | 第50-51页 |
| ·HSPICE仿真与结果分析 | 第51-52页 |
| ·本章小结 | 第52-53页 |
| 第六章 结论与展望 | 第53-55页 |
| ·论文结论 | 第53页 |
| ·研究课题展望 | 第53-55页 |
| 参考文献 | 第55-60页 |
| 附录 | 第60-68页 |
| 附录1 PFCA迭代次数源码 | 第60-62页 |
| 附录2 PFCA的HSPICE仿真源码 | 第62-67页 |
| 附录3 32位PFCA时序仿真图 | 第67-68页 |
| 致谢 | 第68-69页 |
| 攻读学位期间主要的研究成果 | 第69页 |