| 摘要 | 第1-5页 |
| Abstract | 第5-6页 |
| 目录 | 第6-8页 |
| 1 绪论 | 第8-14页 |
| ·研究背景 | 第8-10页 |
| ·频率合成器的主要技术指标 | 第10页 |
| ·PLL 频率合成器的研究进展 | 第10-12页 |
| ·主要研究内容 | 第12-14页 |
| 2 PLL 频率合成器的基础理论 | 第14-32页 |
| ·锁相环原理 | 第14-21页 |
| ·锁相环的工作性能 | 第21-24页 |
| ·数字式锁相环频率合成器 | 第24-31页 |
| ·本章小结 | 第31-32页 |
| 3 低相噪 PLL 频率合成器的设计 | 第32-57页 |
| ·设计指标及其分析 | 第32-33页 |
| ·低相位噪声 PLL 频率合成器的各种结构 | 第33-36页 |
| ·频综一的设计 | 第36-51页 |
| ·频综二的设计 | 第51-55页 |
| ·频率合成器电源和控制电路的设计 | 第55-56页 |
| ·本章小结 | 第56-57页 |
| 4 频率合成器的制作与测试 | 第57-63页 |
| ·频率合成器的制作 | 第57-59页 |
| ·频率合成器的测试 | 第59-61页 |
| ·测试结果分析 | 第61-62页 |
| ·本章小结 | 第62-63页 |
| 5 总结与展望 | 第63-64页 |
| 致谢 | 第64-65页 |
| 参考文献 | 第65-69页 |
| 附录 | 第69页 |