基于FPGA的以太网和串口数据传输系统设计与实现
| 摘要 | 第1-6页 |
| ABSTRACT | 第6-9页 |
| 第1章 绪论 | 第9-16页 |
| ·论文的背景和意义 | 第9页 |
| ·数据传输的发展 | 第9-11页 |
| ·以太网数据传输 | 第9-10页 |
| ·串口数据传输 | 第10-11页 |
| ·FPGA 实现数据传输 | 第11-14页 |
| ·FPGA 的发展 | 第11-12页 |
| ·超短基线定位系统数据传输 | 第12-14页 |
| ·论文的主要研究内容 | 第14-16页 |
| 第2章 以太网数据传输硬件设计实现 | 第16-31页 |
| ·硬件系统总体设计 | 第16页 |
| ·实际硬件电路设计实现 | 第16-24页 |
| ·核心 FPGA 选取 | 第16-17页 |
| ·存储电路设计实现 | 第17-19页 |
| ·以太网电路设计 | 第19-24页 |
| ·Nios Ⅱ 软核搭建 | 第24-30页 |
| ·Nios Ⅱ 软核设计 | 第24-25页 |
| ·关键组件的实现 | 第25-30页 |
| ·资源消耗分析 | 第30页 |
| ·本章小结 | 第30-31页 |
| 第3章 以太网数据传输软件设计实现 | 第31-49页 |
| ·软件程序设计概述 | 第31页 |
| ·Nios Ⅱ 程序设计 | 第31-41页 |
| ·程序功能需求 | 第31页 |
| ·程序工作流程 | 第31-32页 |
| ·程序模块实现 | 第32-41页 |
| ·显控软件设计 | 第41-48页 |
| ·软件功能需求 | 第41-42页 |
| ·软件工作流程 | 第42-43页 |
| ·软件模块实现 | 第43-48页 |
| ·本章小结 | 第48-49页 |
| 第4章 多串口数据传输设计 | 第49-54页 |
| ·总体设计概述 | 第49页 |
| ·串口数据接收模块设计 | 第49-51页 |
| ·电平转换电路 | 第49-50页 |
| ·Nios Ⅱ UART IP 核 | 第50-51页 |
| ·数据并串转换模块设计 | 第51-52页 |
| ·串口输出选择模块设计 | 第52-53页 |
| ·本章小节 | 第53-54页 |
| 第5章 数据传输测试与分析 | 第54-67页 |
| ·以太网数据传输测试 | 第54-64页 |
| ·显控软件测试 | 第54-55页 |
| ·以太网联合测试 | 第55-62页 |
| ·以太网传输分析 | 第62-64页 |
| ·串口数据传输测试 | 第64-66页 |
| ·单串口测试 | 第64-65页 |
| ·多串口测试 | 第65-66页 |
| ·本章小结 | 第66-67页 |
| 结论 | 第67-68页 |
| 参考文献 | 第68-71页 |
| 攻读硕士学位期间发表的论文和取得的科研成果 | 第71-72页 |
| 致谢 | 第72-73页 |
| 附录 | 第73页 |
