高性能嵌入式MCU内核设计与功能扩展
| 摘要 | 第1-6页 |
| Abstract | 第6-11页 |
| 第1章 绪论 | 第11-13页 |
| ·课题背景与国内外现状 | 第11-12页 |
| ·论文内容及结构 | 第12-13页 |
| 第2章 传统80C51单片机分析 | 第13-17页 |
| ·传统8051单片机基本结构 | 第13页 |
| ·8051指令分类 | 第13-14页 |
| ·数据传送指令 | 第13-14页 |
| ·算数运算指令 | 第14页 |
| ·逻辑操作和环移指令 | 第14页 |
| ·控制转移指令 | 第14页 |
| ·位操作指令 | 第14页 |
| ·8051寻址方式 | 第14-17页 |
| ·寄存器寻址 | 第15页 |
| ·直接寻址 | 第15页 |
| ·立即寻址 | 第15页 |
| ·寄存器间接寻址 | 第15页 |
| ·变址寻址 | 第15-16页 |
| ·相对寻址 | 第16页 |
| ·位寻址 | 第16-17页 |
| 第3章 HD8051内核设计 | 第17-43页 |
| ·顶层结构与设计层次 | 第17-19页 |
| ·HD8051的流水架构 | 第19-22页 |
| ·引入流水架构 | 第19-21页 |
| ·流水线冲突解决 | 第21-22页 |
| ·控制单元(CONTROL UNIT) | 第22-27页 |
| ·控制器原理 | 第22-23页 |
| ·硬布线控制器与微程序控制器的比较 | 第23页 |
| ·HD8051控制器实现 | 第23-27页 |
| ·算数逻辑单元(ALU) | 第27-34页 |
| ·ALU功能描述 | 第27-28页 |
| ·ALU硬件实现 | 第28-34页 |
| ·定时器单元(TIMER) | 第34-37页 |
| ·定时器功能描述 | 第34-36页 |
| ·定时器实现 | 第36-37页 |
| ·串口传输单元(UART) | 第37-40页 |
| ·串口传输功能描述 | 第37-38页 |
| ·串口传输单元实现 | 第38-40页 |
| ·端口单元(PORTS) | 第40-43页 |
| ·端口功能描述 | 第40-41页 |
| ·端口单元实现 | 第41-43页 |
| 第4章 HD8051功能扩展 | 第43-53页 |
| ·乘加单元(MAC) | 第43-48页 |
| ·乘累加单元概述 | 第43-45页 |
| ·MAC操作流程 | 第45-46页 |
| ·MAC操作实例 | 第46-47页 |
| ·乘加单元实现 | 第47-48页 |
| ·I2C总线控制单元 | 第48-53页 |
| ·I2C总线控制单元概述 | 第48-49页 |
| ·仲裁和同步逻辑 | 第49-50页 |
| ·I2C数据传输方式 | 第50-51页 |
| ·I2C总线控制单元实现 | 第51-53页 |
| 第5章 HD8051仿真与验证 | 第53-66页 |
| ·仿真验证目标 | 第53页 |
| ·仿真验证模型 | 第53-55页 |
| ·生成测试向量 | 第55-56页 |
| ·仿真结果展示 | 第56-64页 |
| ·并行I/O口仿真验证 | 第56页 |
| ·HDS051_core基本指令集仿真验证 | 第56-59页 |
| ·定时器Timer0/Timer1仿真验证 | 第59-60页 |
| ·串口UART仿真验证 | 第60-61页 |
| ·乘累加器MAC仿真验证 | 第61-63页 |
| ·I2C控制器仿真验证 | 第63-64页 |
| ·FPGA验证 | 第64-66页 |
| 总结与展望 | 第66-67页 |
| 参考文献 | 第67-70页 |
| 致谢 | 第70-71页 |
| 攻读硕士学位期间发表的论文及其它成果 | 第71页 |
