基于压缩传感的集成电路关键技术研究
| 致谢 | 第1-6页 |
| 中文摘要 | 第6-7页 |
| ABSTRACT | 第7-8页 |
| 目录 | 第8-10页 |
| 1 绪论 | 第10-18页 |
| ·研究背景及意义 | 第10-14页 |
| ·ADC的发展趋势与挑战 | 第10-11页 |
| ·压缩传感理论的提出与发展 | 第11-13页 |
| ·压缩传感的应用领域 | 第13-14页 |
| ·国内外研究现状 | 第14-15页 |
| ·本文的主要工作和论文结构 | 第15-18页 |
| 2 压缩传感基本理论 | 第18-26页 |
| ·引言 | 第18-19页 |
| ·信号的稀疏表示 | 第19-21页 |
| ·信号的测量矩阵 | 第21-23页 |
| ·信号的重构算法 | 第23-25页 |
| ·最小l_1范数法 | 第23页 |
| ·交匹配追踪算法 | 第23-25页 |
| ·最小全变分法 | 第25页 |
| ·小结 | 第25-26页 |
| 3 压缩传感的电路实现 | 第26-34页 |
| ·伪随机序列发生器 | 第26-28页 |
| ·混频器 | 第28-29页 |
| ·低通滤波器 | 第29-30页 |
| ·系统结构、仿真与分析 | 第30-32页 |
| ·小结 | 第32-34页 |
| 4 模拟集成电路版图相关设计、优化与仿真 | 第34-64页 |
| ·寄生效应 | 第34-37页 |
| ·天线效应(Antenna Effect) | 第34-36页 |
| ·闩锁效应(Latch Effect) | 第36-37页 |
| ·器件的匹配性设计 | 第37-41页 |
| ·匹配规则 | 第37-39页 |
| ·MOS管的匹配 | 第39-41页 |
| ·电容与电阻的匹配 | 第41页 |
| ·数模混合电路版图设计 | 第41-43页 |
| ·芯片布局时考虑的问题 | 第41-42页 |
| ·电源布线考虑 | 第42页 |
| ·屏蔽隔离技术 | 第42页 |
| ·连考虑 | 第42-43页 |
| ·版图设计的模块化 | 第43页 |
| ·简单差动放大器的版图优化仿真 | 第43-49页 |
| ·比较器(Comparator)版图的优化仿真 | 第49-51页 |
| ·CMOS集成电路的IO简介与仿真 | 第51-63页 |
| ·输入缓冲器 | 第51-52页 |
| ·输出缓冲器 | 第52-53页 |
| ·静电放电(ESD) | 第53-54页 |
| ·PAD的应用 | 第54-60页 |
| ·对PAD驱动能力及功耗的仿真 | 第60-63页 |
| ·集成电路IO模块对芯片性能的影响 | 第63页 |
| ·小结 | 第63-64页 |
| 5 总结与展望 | 第64-66页 |
| 参考文献 | 第66-70页 |
| 作者简历 | 第70-74页 |
| 学位论文数据集 | 第74页 |
