| 摘要 | 第1-7页 |
| ABSTRACT | 第7-13页 |
| 图目录 | 第13-17页 |
| 表目录 | 第17-18页 |
| 第1章 绪论 | 第18-32页 |
| ·引言 | 第18页 |
| ·研究背景及意义 | 第18-19页 |
| ·视频编码标准的发展和现状 | 第19-25页 |
| ·运动估计概述 | 第25-29页 |
| ·块匹配运动估计算法的研究现状 | 第26-27页 |
| ·块匹配运动估计VLSI的研究现状 | 第27-29页 |
| ·论文主要工作及内容安排 | 第29-31页 |
| ·小结 | 第31-32页 |
| 第2章 运动估计算法综述 | 第32-58页 |
| ·引言 | 第32页 |
| ·运动估计与运动补偿 | 第32-37页 |
| ·系统框图 | 第32-33页 |
| ·块匹配运动估计 | 第33-35页 |
| ·初始搜索点的选择 | 第35页 |
| ·匹配准则 | 第35-37页 |
| ·全搜索运动估计 | 第37页 |
| ·快速搜索 | 第37-47页 |
| ·三步搜索法(TSS) | 第38-39页 |
| ·四步搜索法(FSS) | 第39-40页 |
| ·最近邻搜索法 | 第40-41页 |
| ·混合非对称交叉六边形网格搜索法 | 第41-46页 |
| ·快速搜索的硬件实现 | 第46-47页 |
| ·快速匹配 | 第47-55页 |
| ·归一化部分失真搜索(NPDS) | 第47-50页 |
| ·双中途停止的归一化部分失真搜索(DHS-NPDS) | 第50-53页 |
| ·快速匹配硬件实现 | 第53-55页 |
| ·低比特表示 | 第55-57页 |
| ·小结 | 第57-58页 |
| 第3章 运动估计的VLSI研究与进展 | 第58-76页 |
| ·引言 | 第58页 |
| ·1 维脉动阵列结构 | 第58-69页 |
| ·候选块数据广播,宏块数据传递,结构驻留(BMS) | 第58-65页 |
| ·候选块数据广播,宏块数据驻留,结果传递(BSM) | 第65-66页 |
| ·候选块数据广播,宏块数据广播,结果驻留(BBS) | 第66-69页 |
| ·2 维脉动阵列结构 | 第69-75页 |
| ·标准的可变块大小 2 维脉动阵列 | 第69-70页 |
| ·外存带宽最小化的可变块大小 2 维脉动阵列 | 第70-72页 |
| ·基于比特截断的混合 2 维脉动阵列 | 第72-74页 |
| ·内存带宽最小化的可变块大小 2 维脉动阵列 | 第74-75页 |
| ·小结 | 第75-76页 |
| 第4章 低比特表示的运动估计架构设计 | 第76-88页 |
| ·引言 | 第76-77页 |
| ·单宏块脉动结构设计 | 第77-80页 |
| ·系统结构 | 第77-78页 |
| ·快速胞元结构 | 第78-79页 |
| ·搜索窗存储器设计和候选块数据生成 | 第79-80页 |
| ·多宏块并行脉动结构设计 | 第80-85页 |
| ·实验与分析 | 第85-86页 |
| ·单宏块低比特表示运动估计实现结果 | 第85页 |
| ·多宏块低比特表示运动估计实现结果 | 第85-86页 |
| ·小结 | 第86-88页 |
| 第5章 支持动态搜索区域的VBSME硬件结构设计与优化 | 第88-96页 |
| ·引言 | 第88页 |
| ·基本原理 | 第88-91页 |
| ·支持动态搜索区域的VBSME硬件设计 | 第91-94页 |
| ·系统架构 | 第91页 |
| ·循环分布式搜索区域缓存 | 第91-92页 |
| ·可变块大小SAD计算阵列的流水线优化 | 第92-94页 |
| ·实现结果分析 | 第94-95页 |
| ·小结 | 第95-96页 |
| 第6章 适用于实时低功耗视频编码的低带宽运动估计设计 | 第96-106页 |
| ·引言 | 第96-97页 |
| ·设计相关的算法原理 | 第97-99页 |
| ·DHS-NPDS运动估计引擎的优化设计 | 第99-103页 |
| ·硬件架构 | 第99-100页 |
| ·搜索区域缓存模块设计 | 第100-102页 |
| ·部分失真和计算与比较模块设计 | 第102-103页 |
| ·实现结果分析 | 第103-105页 |
| ·小结 | 第105-106页 |
| 第7章 新颖的运动估计VLSI结构探讨 | 第106-124页 |
| ·引言 | 第106页 |
| ·削减数据带宽的若干种方法 | 第106-111页 |
| ·统一的快速搜索硬件架构 | 第111-117页 |
| ·中等速率的 1 维脉动阵列 | 第117-119页 |
| ·DHS-NDPS的交织处理架构 | 第119-121页 |
| ·改进的比特截断混合硬件架构 | 第121-122页 |
| ·小结 | 第122-124页 |
| 第8章 总结与展望 | 第124-126页 |
| ·工作总结 | 第124-125页 |
| ·未来研究方向 | 第125-126页 |
| 参考文献 | 第126-130页 |
| 致谢 | 第130-132页 |
| 在读期间发表的学术论文与取得的研究成果 | 第132-134页 |
