椭圆曲线密码芯片的研究与设计
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-9页 |
| 1 绪论 | 第9-13页 |
| ·课题研究内容及目标 | 第9页 |
| ·课题背景和意义 | 第9-10页 |
| ·研究方法与技术路线 | 第10页 |
| ·创新点 | 第10页 |
| ·论文结构 | 第10-13页 |
| 2 预备知识 | 第13-24页 |
| ·加解密技术简介 | 第13-14页 |
| ·椭圆曲线有限域运算简介 | 第14-20页 |
| ·有限域的选择 | 第15-16页 |
| ·有限域上元素的表示 | 第16-18页 |
| ·椭圆曲线加解密过程 | 第18-19页 |
| ·椭圆曲线离散对数问题 | 第19-20页 |
| ·开发环境简介 | 第20-21页 |
| ·FPGA 简介 | 第21-23页 |
| ·FPGA 内部结构 | 第21-22页 |
| ·FPGA 的设计流程 | 第22-23页 |
| ·HDL 语言 | 第23页 |
| ·本章小结 | 第23-24页 |
| 3 国内外研究现状分析 | 第24-28页 |
| ·现状简介 | 第24-26页 |
| ·总结分析 | 第26-28页 |
| 4 体系结构设计 | 第28-41页 |
| ·功能定义 | 第28页 |
| ·系统结构 | 第28-39页 |
| ·主控制模块 | 第29-32页 |
| ·运算控制模块 | 第32-34页 |
| ·运算模块 | 第34-36页 |
| ·RAM 存储模块 | 第36-37页 |
| ·数据流控制模块 | 第37-39页 |
| ·ROM 存储模块 | 第39页 |
| ·系统工作过程 | 第39-40页 |
| ·本章小结 | 第40-41页 |
| 5 RTL 模型与功能仿真 | 第41-72页 |
| ·有限域加法 RTL 模型与仿真 | 第41-44页 |
| ·有限域乘法 RTL 模型与仿真 | 第44-50页 |
| ·移位相加乘法器 | 第45页 |
| ·全并行乘法器 | 第45-47页 |
| ·最低(高)数字优先乘法器 | 第47页 |
| ·三种算法的比较 | 第47-50页 |
| ·有限域平方算法 RTL 模型与仿真 | 第50-54页 |
| ·主控制模块 RTL 模型与仿真 | 第54-59页 |
| ·运算控制模块 RTL 模型与仿真 | 第59-60页 |
| ·运算模块 RTL 模型与仿真 | 第60-61页 |
| ·数据流控制模块 RTL 模型与仿真 | 第61-62页 |
| ·RAM 存储模块 RTL 模型与仿真 | 第62页 |
| ·有限域上求逆算法分析 | 第62-65页 |
| ·欧几里德算法 | 第62-63页 |
| ·以费尔马定理为基础的模逆算法 | 第63-65页 |
| ·点乘算法分析 | 第65-71页 |
| ·基本二进制算法 | 第65页 |
| ·冗余编码二进制方法 | 第65-66页 |
| ·Montgomery 算法 | 第66-71页 |
| ·本章小结 | 第71-72页 |
| 6 FPGA 实现与测试 | 第72-82页 |
| ·综合实现 | 第72-74页 |
| ·点乘算法时序仿真 | 第74-75页 |
| ·初次加密时序仿真 | 第75-76页 |
| ·非初次加密时序仿真 | 第76-77页 |
| ·初次解密时序仿真 | 第77-78页 |
| ·非初次解密时序仿真 | 第78-79页 |
| ·实现与测试方案 | 第79-80页 |
| ·测试中遇到的问题 | 第80-81页 |
| ·本章小结 | 第81-82页 |
| 总结与展望 | 第82-84页 |
| 参考文献 | 第84-87页 |
| 致谢 | 第87-88页 |
| 攻读学位期间发表的学术论文目录 | 第88-89页 |
