| 摘要 | 第1-4页 |
| ABSTRACT | 第4-7页 |
| 第一章 绪论 | 第7-11页 |
| ·引言 | 第7页 |
| ·无线激光以太网技术简介 | 第7-8页 |
| ·设计目标 | 第8-9页 |
| ·论文的工作及内容安排 | 第9-11页 |
| 第二章 差错控制相关技术介绍 | 第11-23页 |
| ·以太网技术 | 第11-14页 |
| ·以太网传输现状 | 第11-12页 |
| ·以太网的帧结构 | 第12-14页 |
| ·无效的帧格式 | 第14页 |
| ·HDLC协议 | 第14-16页 |
| ·HDLC的操作方式 | 第14-15页 |
| ·HDLC的数据传输过程 | 第15-16页 |
| ·逻辑链路控制LLC | 第16-19页 |
| ·LLC子层的功能 | 第16-17页 |
| ·LLC的帧结构 | 第17-19页 |
| ·自动请求重发机制(ARQ) | 第19-23页 |
| 第三章 以太网逻辑链路控制功能的总体设计 | 第23-29页 |
| ·以太网逻辑链路控制功能的工作原理 | 第23-26页 |
| ·以太网逻辑链路控制功能的设计方案 | 第26-29页 |
| ·功能结构 | 第26页 |
| ·硬件组成 | 第26-29页 |
| 第四章 以太网逻辑链路控制功能关键模块的设计实现 | 第29-57页 |
| ·以太网逻辑链路控制功能的FPGA功能模块划分 | 第29-44页 |
| ·MAC接口 | 第30-33页 |
| ·以太网接收处理模块 | 第33-34页 |
| ·以太网发送处理模块 | 第34-35页 |
| ·LLC接收处理模块 | 第35-37页 |
| ·LLC发送处理模块 | 第37页 |
| ·调度器0及队列管理模块 | 第37-41页 |
| ·调度器1和队列管理 | 第41-43页 |
| ·LLC管理模块 | 第43-44页 |
| ·以太网逻辑链路控制功能关键模块的FPGA实现及时序仿真 | 第44-57页 |
| ·MAC核的FPGA实现及时序仿真 | 第45-46页 |
| ·以太网接收处理模块的FPGA实现及时序仿真 | 第46-48页 |
| ·以太网发送处理模块的FPGA实现及时序仿真 | 第48-49页 |
| ·LLC接收处理模块的FPGA实现及时序仿真 | 第49-51页 |
| ·LLC发送处理模块的FPGA实现及时序仿真 | 第51-52页 |
| ·调度器0及队列管理模块的FPGA实现及时序仿真 | 第52-54页 |
| ·调度器1及队列管理模块的FPGA实现及时序仿真 | 第54-55页 |
| ·LLC管理模块的FPGA实现及时序仿真 | 第55-57页 |
| 第五章 板级验证 | 第57-65页 |
| ·测试环境 | 第57-58页 |
| ·MAC接口内部回环测试 | 第58-59页 |
| ·无误码率条件下传输测试 | 第59-61页 |
| ·有误码率条件下传输测试 | 第61-65页 |
| 结束语 | 第65-67页 |
| 致谢 | 第67-68页 |
| 参考文献 | 第68页 |