基于多核处理器并行加速EDA算法研究
| 目录 | 第1-6页 |
| 摘要 | 第6-7页 |
| Abstract | 第7-9页 |
| 插图目录 | 第9-10页 |
| 表格目录 | 第10-11页 |
| 第1章 引言 | 第11-13页 |
| ·多核处理器概述 | 第11页 |
| ·EDA技术概述 | 第11-12页 |
| ·工作重点 | 第12页 |
| ·论文组织 | 第12-13页 |
| 第2章 研究背景 | 第13-19页 |
| ·主流多核处理器平台 | 第13-15页 |
| ·通用CPU | 第13页 |
| ·通用GPU | 第13-14页 |
| ·Cell BE | 第14-15页 |
| ·三种主流多核处理器比较 | 第15-17页 |
| ·运算能力 | 第15-17页 |
| ·经济性与易获得性 | 第17页 |
| ·易开发性 | 第17页 |
| ·数据密集型算法加速研究现状 | 第17-18页 |
| ·本章小结 | 第18-19页 |
| 第3章 基于GPU加速的EDA算法设计 | 第19-26页 |
| ·NVidia GPU架构 | 第19-22页 |
| ·硬件模型 | 第19页 |
| ·存储器模型 | 第19-21页 |
| ·编程模型 | 第21-22页 |
| ·CPU与GPU串并行协同架构 | 第22-24页 |
| ·并行EDA算法设计 | 第24-25页 |
| ·本章小结 | 第25-26页 |
| 第4章 统计静态时序分析算法及其并行研究 | 第26-38页 |
| ·静态时序分析 | 第26-29页 |
| ·电路时序图 | 第26-28页 |
| ·延时计算 | 第28-29页 |
| ·统计静态时序分析算法 | 第29-30页 |
| ·基于稀疏网格产生随机配置点 | 第30-31页 |
| ·基于GPU并行化实现 | 第31-34页 |
| ·生成GPU端电路时序图 | 第31-32页 |
| ·到达时间计算 | 第32-34页 |
| ·优化 | 第34-35页 |
| ·线程调度 | 第34-35页 |
| ·存储器管理 | 第35页 |
| ·实验结果数据与分析 | 第35-37页 |
| ·本章小结 | 第37-38页 |
| 第5章 可重配置多常数乘法器生成算法及其并行研究 | 第38-58页 |
| ·常数乘法器生成算法 | 第38-40页 |
| ·单常数乘法器生成算法 | 第38-39页 |
| ·多常数乘法器生成算法 | 第39-40页 |
| ·可重配置单常数乘法器生成算法 | 第40页 |
| ·可重配置多常数乘法器生成算法 | 第40-49页 |
| ·A运算及其DAG表示 | 第41-42页 |
| ·MCM DAG生成 | 第42-44页 |
| ·合并MCM DAG | 第44-46页 |
| ·面积估算函数 | 第46-47页 |
| ·RMCM生成算法 | 第47-49页 |
| ·基于GPU并行化实现 | 第49-51页 |
| ·A_*计算 | 第49-51页 |
| ·实验结果数据与分析 | 第51-54页 |
| ·RMCM生成算法性能分析 | 第51-53页 |
| ·基于GPU并行加速性能分析 | 第53-54页 |
| ·应用实例 | 第54-56页 |
| ·本章小结 | 第56-58页 |
| 第6章 总结与展望 | 第58-60页 |
| ·工作总结 | 第58页 |
| ·工作展望 | 第58-60页 |
| 参考文献 | 第60-64页 |
| 致谢 | 第64-65页 |
| 附录 攻读硕士期间科研工作 | 第65-66页 |
