用VHDL语言配置实体、结构体最佳方案选择与性能比较
| 摘要 | 第1-4页 |
| ABSTRACT | 第4-6页 |
| 目录 | 第6-8页 |
| 第一章 前言 | 第8-10页 |
| ·论文研究的背景 | 第8页 |
| ·本论文研究的意义与研究的目标 | 第8-10页 |
| 第二章 EDA技术工程及VHDL语言特点 | 第10-27页 |
| ·EDA工程技术介绍 | 第10-17页 |
| ·EDA技术及其发展 | 第10-12页 |
| ·EDA技术的突出表现 | 第12页 |
| ·EDA与传统电子设计方法的比较 | 第12-15页 |
| ·EDA技术的特点 | 第15-16页 |
| ·EDA技术在当今电路设计中的应用 | 第16-17页 |
| ·VHDL语言特点介绍 | 第17-24页 |
| ·硬件描述语言──VHDL | 第17-18页 |
| ·基于VHDL的自顶向下的设计方法 | 第18-22页 |
| ·VHDL程序基本结构 | 第22-24页 |
| ·MAX+PLUS开发系统简介 | 第24-27页 |
| 第三章 VHDL语言设计优化 | 第27-39页 |
| ·描述方法对电路结构的影响 | 第28-30页 |
| ·避免使用某些VHDL语句 | 第28-30页 |
| ·使用带范围限制的整数 | 第30页 |
| ·使用宏模块 | 第30页 |
| ·设计规划的优劣直接影响电路结构 | 第30-33页 |
| ·逻辑设计对电路结构的影响 | 第33-39页 |
| ·逻辑电路的输入项太原因 | 第34-36页 |
| ·灵活运用VHDL语句简化电路结构 | 第36-39页 |
| 第四章 硬件描述语言的结构化设计 | 第39-44页 |
| ·构造体的行为描述方式 | 第39-40页 |
| ·构造体的R T L描述方式 | 第40-41页 |
| ·构造体的结构描述方式 | 第41-42页 |
| ·构造体的混合描述方式 | 第42-43页 |
| ·小结 | 第43-44页 |
| 第五章 EDA的FPGA\CPLD开发 | 第44-49页 |
| ·FPGA/CPLD简介 | 第44-45页 |
| ·基于EDA工具的FPGA\CPLD开发流程 | 第45-46页 |
| ·用FPGA/CPLD进行开发的优缺点 | 第46-47页 |
| ·FPGA/CPLD设计方法也有其局限性 | 第47-48页 |
| ·ASIC设计 | 第48-49页 |
| 第六章 结语 | 第49-51页 |
| 参考文献 | 第51-52页 |
| 致谢 | 第52-53页 |
| 附录 | 第53-54页 |
