| 摘要 | 第1-6页 |
| ABSTRACT | 第6-10页 |
| 第1章 绪论 | 第10-16页 |
| ·论文研究背景和意义 | 第10页 |
| ·水下转发器的概述 | 第10-13页 |
| ·水下转发器的工作方式 | 第10-11页 |
| ·水下转发器的国内外发展现状 | 第11-13页 |
| ·水下转发器的关键点 | 第13页 |
| ·数字器件的相关发展 | 第13-15页 |
| ·嵌入式处理器ARM的发展 | 第13-14页 |
| ·数字处理芯片DSP的发展 | 第14-15页 |
| ·本文研究的主要内容 | 第15-16页 |
| 第2章 水下移动通信系统的实现方案 | 第16-24页 |
| ·引言 | 第16页 |
| ·系统要求及功能 | 第16-17页 |
| ·系统要求 | 第16-17页 |
| ·系统功能 | 第17页 |
| ·系统总体方案 | 第17-19页 |
| ·操作系统的选择 | 第17-18页 |
| ·系统通信方式的选择 | 第18页 |
| ·系统的整体结构 | 第18-19页 |
| ·系统的通信算法 | 第19-21页 |
| ·扩频通信算法简介 | 第19-20页 |
| ·正交频分复用算法简介 | 第20-21页 |
| ·系统硬件方案 | 第21-23页 |
| ·处理器的选择 | 第21-22页 |
| ·降低系统的功耗 | 第22-23页 |
| ·系统的硬件框图 | 第23页 |
| ·本章小结 | 第23-24页 |
| 第3章 硬件电路设计 | 第24-52页 |
| ·引言 | 第24页 |
| ·系统的硬件结构 | 第24-25页 |
| ·基于ARM的嵌入式处理平台 | 第25-39页 |
| ·ARM的概念 | 第26-28页 |
| ·AT91RM9200芯片的简介 | 第28-29页 |
| ·AT91RM9200的内部结构 | 第29-31页 |
| ·ARM的电源 | 第31-32页 |
| ·ARM的EBI扩展 | 第32-35页 |
| ·ARM的外部接口扩展 | 第35-37页 |
| ·ARM对SD卡的扩展 | 第37-38页 |
| ·ARM对实时时钟芯片的扩展 | 第38-39页 |
| ·基于DSP的高速数据处理模块 | 第39-44页 |
| ·TMS320VC5510A介绍 | 第40-41页 |
| ·DSP模块的电源 | 第41-42页 |
| ·DSP对FLASH的扩展 | 第42-43页 |
| ·DSP对SDRAM的扩展 | 第43-44页 |
| ·ARM模块与DSP模块的连接 | 第44-48页 |
| ·TMS320VC5510A的HPI接口 | 第44-45页 |
| ·FPGA芯片简介 | 第45-47页 |
| ·AT91RM9200与TMS320VC5510A的接口设计 | 第47-48页 |
| ·CODEC芯片与主处理器的接口设计 | 第48-51页 |
| ·CODEC芯片简介 | 第48页 |
| ·CODEC芯片的电源 | 第48-49页 |
| ·CODEC芯片的外围电路 | 第49-50页 |
| ·CODEC芯片的信号调理功能 | 第50-51页 |
| ·本章小结 | 第51-52页 |
| 第4章 硬件系统配置及测试 | 第52-65页 |
| ·引言 | 第52页 |
| ·CODEC的相关配置 | 第52-57页 |
| ·I~2C协议 | 第52-53页 |
| ·ARM支持的I~2C接口 | 第53-55页 |
| ·ARM对CODEC的配置 | 第55-57页 |
| ·数据通道的建立 | 第57-59页 |
| ·数据通道的作用 | 第57页 |
| ·FIFO的作用 | 第57-59页 |
| ·数据通道结构 | 第59页 |
| ·U-Boot的配置 | 第59-61页 |
| ·系统相关测试 | 第61-64页 |
| ·主处理器特性测试 | 第61-62页 |
| ·协处理器特性测试 | 第62页 |
| ·对串口速度的测试 | 第62-63页 |
| ·对嵌入式处理平台的测试 | 第63-64页 |
| ·本章小结 | 第64-65页 |
| 结论 | 第65-66页 |
| 参考文献 | 第66-69页 |
| 攻读硕士学位期间发表的论文和取得的科研成果 | 第69-70页 |
| 致谢 | 第70-71页 |
| 附录A | 第71-72页 |
| 附录B | 第72页 |