基于FPGA的无线信道仿真器设计与实现
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-10页 |
| 第一章 引言 | 第10-14页 |
| ·课题研究的背景 | 第10-11页 |
| ·国内外研究现状 | 第11-12页 |
| ·本文结构和主要工作 | 第12-14页 |
| 第二章 无线信道特性和信道模型理论基础 | 第14-24页 |
| ·移动信道 | 第14-16页 |
| ·标量信道的建模与仿真 | 第16-23页 |
| ·平坦衰落信道建模 | 第16-20页 |
| ·频率选择性衰落信道的建模 | 第20-22页 |
| ·频率选择性衰落信道仿真 | 第22-23页 |
| ·小结 | 第23-24页 |
| 第三章 无线信道仿真器方案设计 | 第24-36页 |
| ·设计性能 | 第24页 |
| ·仿真器工作原理 | 第24-25页 |
| ·WBT单板硬件结构 | 第25-26页 |
| ·仿真器各功能模块设计 | 第26-30页 |
| ·瑞利衰落模型的选择 | 第30-35页 |
| ·确定模型的基本原理 | 第31-32页 |
| ·概率密度对比 | 第32-33页 |
| ·功率谱密度对比 | 第33-34页 |
| ·BER对比 | 第34页 |
| ·帧开始处的相位处理 | 第34-35页 |
| ·小结 | 第35-36页 |
| 第四章 无线信道仿真器的FPGA实现 | 第36-70页 |
| ·衰落信道模型实现框架 | 第36-37页 |
| ·数据下载读写模块 | 第37-38页 |
| ·多径时延模块 | 第38-45页 |
| ·固定时延信道 | 第40-41页 |
| ·移动信道 | 第41-42页 |
| ·生灭信道 | 第42-45页 |
| ·瑞利衰落模块 | 第45-58页 |
| ·参数配置 | 第46页 |
| ·基于FPGA的衰落算法设计 | 第46-50页 |
| ·最大多普勒频移 | 第50页 |
| ·反射角的生成 | 第50-52页 |
| ·相位的生成 | 第52-53页 |
| ·计算64chip的衰落因子 | 第53-55页 |
| ·线性插值 | 第55页 |
| ·乘性衰落实现 | 第55-58页 |
| ·固定频偏模拟模块 | 第58-59页 |
| ·高斯噪声产生模块 | 第59-60页 |
| ·叠加与截位模块 | 第60-62页 |
| ·接收匹配滤波模块 | 第62-66页 |
| ·匹配滤波模块设计 | 第62-63页 |
| ·匹配滤波FPGA实现框图 | 第63-64页 |
| ·双口RAM的写时序 | 第64页 |
| ·双口RAM的读时序 | 第64-66页 |
| ·FPGA与背板接口模块 | 第66-69页 |
| ·FPGA与背板接口 | 第66-67页 |
| ·多路复用和CRC校验 | 第67-68页 |
| ·时钟比特的嵌入 | 第68页 |
| ·SERDES接口 | 第68-69页 |
| ·小结 | 第69-70页 |
| 第五章 无线信道仿真器的测试 | 第70-79页 |
| ·测试平台 | 第70-72页 |
| ·综合优化 | 第72-74页 |
| ·实现消耗的资源 | 第74-75页 |
| ·WBT单板和系统构架 | 第75-76页 |
| ·WBT实测性能 | 第76-78页 |
| ·双天线测试结果 | 第76-77页 |
| ·单天线测试结果 | 第77-78页 |
| ·实测结果说明 | 第78页 |
| ·小结 | 第78-79页 |
| 第六章 结论 | 第79-80页 |
| 致谢 | 第80-81页 |
| 参考文献 | 第81-83页 |
| 攻研期间取得的科研成果 | 第83页 |
