USB2.0主机控制器内核SIE的设计
摘要 | 第1-5页 |
Abstract | 第5-8页 |
第一章 绪论 | 第8-15页 |
·USB2.0的研究意义 | 第8-9页 |
·USB发展现状 | 第9-12页 |
·IP核的概念与设计流程 | 第12-14页 |
·论文的主要内容 | 第14-15页 |
第二章 USB2.0系统及协议介绍 | 第15-31页 |
·USB2.0系统概述 | 第15-18页 |
·USB结构概述 | 第18-19页 |
·USB主机 | 第18页 |
·USB设备 | 第18-19页 |
·USB互连 | 第19页 |
·USB系统数据流模型 | 第19-20页 |
·USB2.0数据通信协议介绍 | 第20-31页 |
·传输速率和位发送顺序 | 第20-21页 |
·数据编码/解码和位填充 | 第21页 |
·数据通信结构 | 第21-22页 |
·域 | 第22-25页 |
·包 | 第25-26页 |
·数据传输类型 | 第26-31页 |
第三章 嵌入式 USB2.0主机控制器体系结构 | 第31-37页 |
·USB2.0主机控制器的功能分析 | 第31-33页 |
·主机控制器芯片结构图设计 | 第33-37页 |
第四章 USB2.0串行接口引擎 SIE的设计 | 第37-62页 |
·SIE的模块划分 | 第37-38页 |
·编码模块设计 | 第38-41页 |
·产生高速 USB总线状态信号 | 第38-39页 |
·数据编码和位填充 | 第39-41页 |
·解码模块设计 | 第41-45页 |
·组包模块设计 | 第45-49页 |
·标志信号定义 | 第45-46页 |
·组包模块状态机设计 | 第46-49页 |
·拆包模块设计 | 第49-56页 |
·状态指示信号设计 | 第49-53页 |
·信息数据提取设计 | 第53-54页 |
·拆包模块状态机设计 | 第54-56页 |
·CRC校验模块设计 | 第56-58页 |
·总线计时检测模块设计 | 第58-59页 |
·数字时钟提取模块设计 | 第59-62页 |
第五章 SIE的仿真与测试 | 第62-71页 |
·SIE的功能仿真 | 第62-66页 |
·仿真测试平台的建立 | 第62-63页 |
·仿真测试结果 | 第63-66页 |
·SIE的综合 | 第66-71页 |
结束语 | 第71-72页 |
参考文献 | 第72-75页 |
致谢 | 第75-76页 |
在校期间发表论文 | 第76页 |